デジタル通信用低消費電力IQ変調器

2015年11月01日
myAnalogに追加

myAnalog のリソース セクション、既存のプロジェクト、または新しいプロジェクトに記事を追加します。

新規プロジェクトを作成

IQ変調器は、RFシステム用の汎用性を備えたビルディング・ブロックです。最も一般的なアプリケーションは、デジタル通信システム用RF信号の生成です。本稿では、LTC5599低消費電力IQ変調器の変調精度について解説し、このデバイスをデジタル通信システムに組み込む方法を簡単な例で示します。

IQ変調器とは

IQ変調器は、ベースバンド情報をRF信号に変換するデバイスです。下の図に示すように、内部で2個のダブル・バランスド・ミキサーが組み合わされています。同相(I)入力と直交(Q)入力の両方を変調することにより、任意の出力振幅と位相を選ぶことができます。

特定の振幅ポイントと位相ポイントを目標として高次の変調を行います。下に示したのは16-QAMです。想定されるI値は4つあり、これが2ビットにデコードされます。Q軸についても同様です。従って、各シンボルは4ビットの情報を伝達できます。

IQ変調器の基本アーキテクチャ

IQ変調器の基本アーキテクチャ

変調器アプリケーション

IQ変調では、変調装置の中心周波数、帯域幅、および精度能力の範囲内で、ほぼあらゆるタイプのRF変調を行うことができます。表1に、LTC5599のアプリケーションをいくつか示します。

表1. LTC5599低消費電力IQ変調器のアプリケーション例
アプリケーション 変調規格 変調タイプ参考資料1 最大RF BW
デジタル・ワイヤレス・マイクロフォン 独自 QPSK、16/32/64-DAPSK、Star-QAM 200kHz
ワイヤレス・ネットワーキング
• ホワイトスペース無線 
• コグニティブ無線
802.11af OFDM:BPSK、QPSK、16/64/256-QAM 最大4個の6MHzチャンネル
CATV アップストリーム DOCSIS 16-QAM 6MHz
防衛用無線(携帯型、可搬型) カスタム 広いプログラマビリティ範囲
ソフトウェア無線(SDR)
携帯型試験装置
アナログ変調 AM、FM/PM、SSB、DSB-SC
双方向無線
• 民生用 
• 産業用 
• 公共安全用
TETRA π/4-DQPSK、π/8-D8PSK、4/16/64-QAM 25kHz~150kHz
TETRAPOL GMSK 10kHz、12.5kHz
P-25 C4FM、CQPSK 6.25kHz~12.5kHz
DMR 4FSK 6.25kHz、12.5kHz

変調精度とEVM

エラー・ベクトル振幅(EVM)は、デジタル無線通信システムにおける変調精度の尺度です。変調信号に何らかのエラーがあると受信が難しくなったり過度の帯域幅を占有したりする原因となるので、変調精度は重要です。これをチェックしないままにすると、レシーバーの過度のビット・エラー発生、有効レシーバー感度の低下、あるいは送信隣接チャンネル電力(ACP)の増大などを招く可能性があります。

エラー・ベクトルは、実際の受信または送信シンボルと理想的なリファレンス・シンボルの差を示すI-Q平面内のベクトルです。EVMは、エラー・ベクトル電力と平均理想リファレンス・シンボル・ベクトル電力の比です。多くの場合、これはdBまたはパーセンテージで表されます。

図1は、LTC5599低消費電力直接直交変調器で実現可能な変調精度を知るためのテスト・セットアップの例です。図2に結果を示します。このテストでは、高精度の実験室用装置が、30kシンボル/秒の16-QAMベースバンド(120kbps)と変調器への450MHz LO入力信号を生成します。変調器出力はベクトル・シグナル・アナライザ(VSA)で調べます。

図1. 基本変調精度を測定するためのテスト・セットアップ

図1. 基本変調精度を測定するためのテスト・セットアップ

図2. 実験室グレードのベースバンドおよび LOシグナル・ジェネレータを使用して測定したLTC5599のEVM。MERは49dBを超えており、基本的に「放送品質」です。

図2において、「EVMと時間の関係(EVM VS TIME)」欄はすべてのシンボルを通じてEVMが一様に低いことを示しており、「エラー概要(ERROR SUMJARY)」欄は、EVMがRMS値で約0.24%、ピーク値で約0.6%であることを示しています。これは非常に優れた性能であり、49.6dBという変調誤差比(MER)がそれを裏付けています。

LTC5599は、IとQのDCオフセット、振幅アンバランス、直交位相アンバランスの精密調整を容易にするトリム・レジスタを内蔵しており、変調精度をさらに高めることができます。つまり、トリム・レジスタの調整を行うことでさらに良好な結果が得られます。

このテストは、最良条件下でのこの変調器の能力が最適化を行わなくても優れたものであることを、多くの面で実証しています。ベースバンド帯域幅は広く、DAC精度と分解能は非常に優れており、デジタル・フィルタリングはほぼ理想的です1。これらのテスト結果は変調器の真の性能を測定するのに有効ですが、以下に述べるように、実用的な低消費電力ワイヤレス実装にはある程度の妥協が必要です。

プログラマブル・ロジックまたはFPGAからの駆動

多くのFPGAやプログラマブル・デバイスは、デジタル・フィルタ・ブロック(DFB)機能をサポートしています。これはデジタル通信に不可欠なビルディング・ブロックです。未加工の送信データは、そのまますぐにIQマッピングとデジタル・フィルタリングが可能です。LTC5599のようなIQ変調器の駆動にCypress PSoC 5LPなどのデバイスを利用する方法の一例を、図3に示します。

図3. 送信エキサイタのブロック図(図4に全体回路図を示します)

図3. 送信エキサイタのブロック図(図4に全体回路図を示します)

デジタル・インターポレーションを使ってDACのクロック周波数を上げることで、DACのイメージ周波数を上げます。これは、DACイメージを受け入れ得るレベルまで減衰させるLC再構成フィルタのフィルタ次数条件を緩和する一方で、位相誤差と広帯域ノイズを最小限に抑えます。

図4に全体の回路図を示します。変調器に対する差動ベースバンド駆動は、シングルエンド・ベースバンド駆動とは対照的に、最も高いRF出力電力と最小のEMVを実現します。LTC6238低ノイズ・アンプ(U2)は、DACのシングルエンドI出力とQ出力を差動に変換します2。入力アンプU2のゲインは、フィルタ終端抵抗RL(I)とRL(Q)の2:1の減衰効果を考慮に入れた上で、DACの出力電圧範囲を変調器の入力電圧範囲にスケーリングするように設計されています。入力アンプU2も、IQ変調器に必要な入力コモンモード電圧を供給できるように設計されています。これは、変調器の適切なDC動作点と直線性を維持する上で重要です。

図4. プログラマブル・ロジックとDACによるIQ変調器の駆動。パッシブ・ベッセル・フィルタは、DACイメージを減衰して最も低いRF出力ノイズ・フロアを実現しながら、シンボルのエラー・ベクトルを無視できる程度に抑えます。

図4. プログラマブル・ロジックとDACによるIQ変調器の駆動。パッシブ・ベッセル・フィルタは、DACイメージを減衰して最も低いRF出力ノイズ・フロアを実現しながら、シンボルのエラー・ベクトルを無視できる程度に抑えます。

DAC再構成ローパル・フィルタ(LPF)の設計には、従来型のLCフィルタ合成法を使用します。フィルタのシャント容量の一部は、グラウンドへのコモンモード・コンデンサとして実装されます。これは、変調器出力に入り込む可能性のあるコモンモード・ノイズを減らすことにもなります。ここでアクティブ・フィルタを使用する場合は、広帯域RFノイズ・フロアを最小限に抑えるために、変調器前の最終フィルタ段をパッシブLCルーフィング・フィルタとする必要があります。

表2. EVM性能。63タップのFIRフィルタ設計と8ビットのデュアルDACを使用した場合でも、0.8%のRMS EVMが実現されていればほとんどのアプリケーションにとって全く十分です。
TX FIRフィルタ設計 インターポレーション係数 シンボル・レート(ksps) データ・レート(ksps) EVM(% RMS) EVM(% ピーク) 備考
63 タップ RRC、α = 0.35 8 30 120
0.8 2.0 LTC5599、未調整(MER = 39.1dB)
0.8 1.8 LTC5599、調整済み(MER = 39.8dB)

性能的な結果を表2、図5、図6に示します。このケースでは、EVMはベースバンド波形のデジタル精度によって制限され、ここではU1 FIRフィルタのタップ数(63)とDAC分解能(8ビット)によって決定されます。このため、表2に示すように、IQ変調器の問題点を調整によって解消した場合でも、EVMが大幅に改善されることはありません。EVMを小さくするにはFIRフィルタのタップ数を増やして、より分解能の高いDACを使用します。

図5. EVM測定の測定詳細。実験室グレードのシグナル・ジェネレータに代えて2個のICデバイスを使用。これは完全ではありませんが、通常は「十分」なものです。

図5. EVM測定の測定詳細。実験室グレードのシグナル・ジェネレータに代えて2個のICデバイスを使用。これは完全ではありませんが、通常は「十分」なものです。

図6. 出力スペクトラム。この設計では最も近いイメージ・スプリアスが約70dB減少しており、これはほとんどのシス テムで十分な値です。変調器 のRMS出力電力の測定値は−4dBmです。この場合も高調波フィルタリングは必要です。

図6. 出力スペクトラム。この設計では最も近いイメージ・スプリアスが約70dB減少しており、これはほとんどのシス テムで十分な値です。変調器 のRMS出力電力の測定値は−4dBmです。この場合も高調波フィルタリングは必要です。

図2と図5に示された結果を比較すると、グレードの高い実験室用ジェネレータを、プログラマブル・ロジックとオペアンプ・フィルタからなる回路に置き換えたことによる代償がわかります。EVMは0.24% RMSから0.8% RMSに増加しています。このEVM増加は、主に、プログラマブル・ロジックICによって生成された波形は実験室グレードの装置によるものほど正確ではないという事実によるものです。これは現実の実装に見られるケースですが、図5は非常に良好なアイ・ダイアグラムを示しており、概要欄の測定値は、ほとんどのアプリケーションにとって変調精度が十分なものであることを示しています。

図6からは、出力スペクトラムが極めてクリーンであることがわかります。必要信号に対する相対的なDACイメージ・スプリアスの振幅は、式sin(x)/xによって予測できます。ここで、x = πf/fCLKで、DACのLC再構成フィルタによる減衰がこれに加わります。隣接チャンネル電力を最小限に抑えるには、低位相ノイズLOと同様に、長い(タップ数の多い)FIRフィルタが不可欠です。

より広い周波数幅のスイープでは、搬送波の高調波を除いて目に見えるスプリアス成分は現れません。これらの高調波は、従来通りフィルタで除去する必要があります。

多くの場合、例えばトランスミッタとレシーバーが二重化されている場合や同一場所に置かれている場合、高PAゲインが使われている場合、あるいは複数のトランスミッタが同時に動作する場合などは、出力ノイズ・フロアが小さいことも重要です。図3のシステムで460MHzの変調搬送波周波数を使って送信を行った場合の測定出力ノイズ密度を、表3に示します。U2オペアンプの低いノイズとLC再構成フィルタの5次ロールオフが組み合わされたことによって、ベースバンド・ノイズの影響が最小限に抑えられています。

表3. kTBより約17dB高い位置で出力ノイズ密度レベルがレベル・オフ。
周波数オフセット(MHz) RF出力ノイズ密度(dBM/Hz)
+6 −156.7
+10 −156.8
+20 −156.8

表4に示すように、3.3Vでの総測定消費電流は96mAです。DC電力の大部分はU1(プログラマブル・ロジック・デバイス)で消費され、これについては、このアプリケーションのクロック周波数67MHzで各DFBが21.8mA(代表値)を消費すると仕様規定されています3。要するに、デジタル消費電力の81%をDFBが占めています。デジタル・セクションの消費電流を減らす鍵がDFBアーキテクチャの最適化にあることは明らかですが、これは本稿の範囲を超えています4

表4. 総消費電力
内容 ICC(mA) 消費電力(mW)
U1 CY8C58LPプログラム・システム・オン・チップ 54 178
U2 LT6238クワッド・オペアンプ 13 43
U3 LTC5599低消費電力IQ変調器 29 96
合計: 96 317

まとめ

リニア・テクノロジーのLTC5599 IQ変調器は汎用性を備えたRFビルディング・ブロックで、低消費電力、高性能、広い周波数範囲、ユニークな最適化能力といった特長を備えています。このデバイスは、性能や効率を犠牲にすることなく、無線トランスミッタの設計を容易にします。

備考

1 テスト装置のFIRフィルタはソフトウェアで合成されるので、数百個あるいは数千個のフィルタ・タップを実現できます。最も重要なのは信号品質であり、遅延は問題とならないので、このようにタップの個数を多くすることは望ましいアプローチです。これに対し、通常、リアルタイム・ワイヤレス・アプリケーションでは、フィルタ遅延とEVM/ACPのトレードオフが必要になります。

2 低シンボル・レートのアプリケーションでは、この目的に低消費電力の完全差動入出力アンプ/ドライバLTC1992を使用することもできます。この場合は、チャンネル・パスバンド内で送信ノイズ・フロアが増大するものの、DC精度の向上とDC消費電力の削減を実現できます。

3 この例では、最小DFBクロック周波数 = 30kHzシンボル・レート × 8xインターポレーション × 63 FIRフィルタ・タップ × 2サイクルの積和(MAC)× 2サイクルの算術論理演算(ALU) = 60.5MHzです。

4 AlteraとXilinxは、より高速で高度に最適化されたDFBを提供しています。

著者について

Bruce Hemp
Bruce Hempは、アナログ・デバイセズのシニア・アプリケーション・エンジニア兼セクション・リーダーです。2012年に入社後、システム、ボード、アプリケーションのレベルで開発に従事してきました。1980年にカリフォルニア州立大学フラトン校で工学分野の学士号を取得しています。
Sunny Hsiao

この記事に関して

最新メディア 20

Subtitle
さらに詳しく
myAnalogに追加

myAnalog のリソース セクション、既存のプロジェクト、または新しいプロジェクトに記事を追加します。

新規プロジェクトを作成