始動するIEEE 802.3bt PoE++

はじめに

IEEEの次世代Power over Ethernet（PoE）規格（PoE++）が5年の開発期間を経て2018年末の制定を予定する中、給電装置（PSE）と受電装置（PD）の開発者は最新のハードウェアを求めて躍起になっています。PoE++は以前の規格である供給電力25.5Wのほぼ3倍にあたる最大71.3Wの電力をPDに供給できるため、この動きは当然と言えます。PoE++は52Vの電圧で1.7Aの電流をギガビット・イーサネットと同じケーブルで送電でき、屋外の加熱型パン・チルト・ズーム・カメラ・ネットワークやセルラ通信、Wi-Fi通信用の長距離基地局およびアクセス・ポイントなど、次世代の大消費電力アプリケーション向けの土台となるものです。

図1に、1つのPDが1つのPSEに接続された、基本的なPoEのブロック図を示します。802.3bt規格が制定されると、PoE開発者はPoE++対応の設計をいち早く市場に投入しようとするでしょう。あらゆる課題が解決され、PSEとPDのソリューションは802.3bt規格に100%準拠できるようになっています。準備は万全です。

アナログ・デバイセズは、PoEの先駆者として、またIEEE 802.3bt作業部会の主要メンバーとして、PoE++対応のPDコントローラおよびPSEコントローラを既に発売しており、PoE開発者はこれを使って802.3bt規格の確定版に沿った設計を行うことができます。このLTC4291-1/LTC4292 PoE++ PSEコントローラ・チップセットとPoE++ PDコントローラの発売により、開発者はフィールドで試験され実証済みのフル機能のエンドtoエンドPoE++システムを提供できるようになります。本稿では、LTC4291-1/LTC4292チップセットのどのような点が特別なのかを解説し、それがIEEEの最新のPoE規格をどのように増強しているかを説明します。また、PoE++ PD製品の主要機能についても簡単に取り上げます。

LTC4291-1/LTC4292 PSEチップセット

LTC4291-1/LTC4292は、PoE++システム専用に設計された絶縁型の4ポートPSEコントローラ・チップセットです。図2は、4つのイーサネット・ポートの1つに給電する方法を示す、LTC4291-1/LTC4292の簡略回路図です。このチップセットの最も新規性のある特長は、統合絶縁型であることです。つまり、このチップセットは、LTC4291-1がPSEホストへの絶縁型デジタル・インターフェースを備え、LTC4292が高電圧イーサネット・インターフェースを備えたアーキテクチャとなっています。IEEE802.3イーサネット仕様では、PoE回路を含むネットワーク・セグメントが、シャーシ・グラウンドとPHYから電気的に絶縁されている必要があります。非絶縁側にLTC4291-1を配置し、絶縁側にLTC4292を配置することで、最大6個の高価なフォトカプラと1つの絶縁電源をより安価で信頼性の高い10/100イーサネット・トランスに置き換えることができます。この回路構成によって、コストを削減できるだけでなく、より堅牢で製造の容易なPSE設計が実現します。

LTC4291-1/LTC4292とはI²Cインターフェースを介した通信が可能で、4つの動作モード（自動、半自動、手動、シャットダウン）の中から1つをアプリケーションに応じて選択できます。LTC4291-1/LTC4292は2つのチャンネル（2つのゲート・ドライバ）を使用しており、40mΩという低R_DS（on）の外部MOSFETによって電力パスを制御します。外部MOSFETを使用することで低R_DS（on）の部品を選択でき、消費電力が低減すると共にチャンネル故障が減少します。0.15Ωの検出抵抗を使用することでも消費電力を削減できます。I²Cインターフェースによって、ポートの構成、ポート・ステータスのモニタリング、およびポート電流、PoE電源電圧、ポート電力の遠隔操作による読出しが可能です。

802.3btでは、単一シグネチャとデュアルシグネチャの2通りのPDシグネチャ構成が可能です。単一シグネチャPD（図3参照）は、両方のペアセット間で同じ検出シグネチャと分類シグネチャを共有するPoE++ PDです。デュアルシグネチャPDは、各ペアセットで独立のシグネチャを持ち、それぞれにまったく独立した分類と電力を割り当てることができるPoE++ PDで、単一シグネチャPDの2倍のコストを要する複合的なソリューションです。また、802.3btのデュアルシグネチャPDは共通のアーキテクチャを共有しているにも関わらず、先行規格のUPoEデバイスと等価でないことに注意する必要があります。このLTC4291-1/LTC4292は、PSEにどのPDシグネチャ構成を付帯させるかを決定する新しい接続チェック・サブプロシージャを含む、アップデートされたPoE++ PD検出プロセスに対応しています。

接続チェックが完了すると、次にLTC4291-1/LTC4292は、接続されたPDがIEEE準拠かどうかを検証します。IEEEでは、PSEが2点電圧または2点電流検出手法を使用して有効なPDシグネチャ（25kΩ）を検出することを求めているのに対し、LTC4291-1/LTC4292は、両方の検出手法を使用するより堅牢な手法を実装しています。このマルチポイント（複数の電圧と複数の電流）検出手法を使用して、フォールス・ポジティブを除去し、PoEのDC電圧に耐えるように設計されていないネットワーク・デバイスの損傷を回避します。

従来のPoE規格では2対の導体（4ワイヤ）が用いられていたのに対し、PoE++は4対の導体（8ワイヤ）に電力を供給し配電します。新たにより高い電力レベルが可能となっただけでなく、多くの導体を使用することでケーブルの電力損失が半分になるため、これまでの低電力レベルのものに比べ効率が向上します。例えば、PoE+のPDが25.5Wを受電できるようPoE+のPSEで30Wを供給する場合、100mのCAT5Eケーブルを通じて4.5Wが損失となります。PoE++規格で同じ25.5WをPDに給電する場合、損失は2.25W（代表値）未満となり、全体的な配電効率は85%から92.5%に改善します。世界中にあるPoE PDの数を考えると、これは非常に大きな電力削減となり、多くの場合、カーボン・フットプリントは最大で7.5%低下します。

PoE++では、新規の大電力PDクラスが4つ含まれるため、単一シグネチャ・クラスの合計数は9になります（表1参照）。クラス5～8はPoE++で新たに加わったもので、PDの電力レベルは40W～71.3Wの範囲になります。ただし、PSEは依然として、物理層（すなわち、71.3W用5イベント分類）またはデータ・リンク層（例えば、リンク層検出プロトコル（LLDP））のどちらを使用するかを選択してPDを分類し、PDは依然として、準拠するために両方の分類手法に対応する必要があります。各ペアセットはデュアルシグネチャPDでは独立に動作するため、ペアセットごとにクラスが異なる場合があることに注意してください。例えば、最初のペアセットがクラス1（3.84W）で次のペアセットがクラス2（6.49W）であれば、デュアルシグネチャのクラス1、クラス2（10.3W）PDとなります。

PoE++ PDは、LTC4291-1/LTC4292などのPoE++ PSEが接続されたPDの実際の最大消費電力を測定できる、Autoclassと呼ばれる物理層分類の拡張オプションを実装することも可能です。これを実行すると、この便利なパワー・マネージメント機能により、例えば、LTC4291-1/LTC4292が特定の電球を測定し、照度の設定が低いかケーブル長が短いために消費電力がそのクラス電力より低い場合、余剰電力を他の電球に割り当てることができます。

言うまでもなく、PoE++はこれ以前の25.5W PoE+規格や13WPoE規格と後方互換性があります。低消費電力のPoE+またはPoE PDは、LTC4291-1/LTC4292などのより高消費電力のPoE++のPSEと、何の問題もなく接続できます。そして、状況が逆になり、高消費電力のPoE++ PDが低消費電力のPoE+またはPoE PSEに接続された場合、PDは定められた低消費電力で動作します（デモーションと呼ばれます）。PDがデモーションを行わず最大消費電力で動作すると、この高消費電力のPDによって、PSEがオンになり過電流となってオフになるという状態が繰り返されます（事実上、PSEがモーター・ボーティング状態となります）。そのため、PoE+とPoE++の両方でデモーションが必要となりますが、残念ながらこれが見過ごされて実装されていることもあります。

PDの実装

アナログ・デバイセズのICを使用して開発を行えば、PoE++ PDの性能を最大限に活用できます。図4に、高効率の単一シグネチャPoE++ PDの補助入力に対するインターフェースを簡略化したブロック図を示します。このソリューションは、エンドtoエンド（RJ-45入力からPD負荷まで）の効率が94%を超え、−40°C～+125°Cの温度範囲で動作するものです。

図4のRJ-45インターフェースに示されているLT4321は、アクティブ・ダイオード・ブリッジ・コントローラで、必要なダイオード・ブリッジ整流器に置き換わるものです。LT4321には低損失のNチャンネルMOSFETブリッジが使用され、PDの使用可能電力を増加させると同時に熱放散を低減しています。PoE++では、PDが、そのイーサネット入力全体で任意の極性のDC電源を受け入れることを求めています。そのためLT4321は、両方のデータ・ペアからの電力を滑らかに整流して、極性補正された単電源出力に接続します。電力効率が向上してヒート・シンク条件が実質的に除去されるため、回路全体のサイズとコストは縮小します。また、10倍以上の節電機能があるため、PDを分類のパワー・バジェット内にとどめるか機能を追加することができます。

図4の理想的なダイオード・ブリッジ・コントローラの後段が、PDインターフェースの頭脳とも言えるLT4295です。これは、高効率のフォワード・コントローラまたはフォトカプラ不要のフライバック・コントローラを内蔵した、PoE++ PDインターフェース・コントローラです。LT4295は、25kΩシグネチャ抵抗を内蔵し、最大5つのイベント分類機能と単一シグネチャ回路構成を備えてIEEE PDの9クラスすべてに対応しています。より多くのPD電力を供給することに加え、LT4295が従来のPDコントローラよりも優れている点は、外付けのパワーMOSFETを使用して、PDの全体的な熱放散を減少させ電力効率を最大化していることです。これはPoE++規格の電力レベルが高くなれば更に重要になります。

PDがパワー・アダプタで給電されるオプションを持つよう、補助電源をサポートする必要のあるPoE++ PD設計に対しては、図4上部に示すLT4320が使用されます。これは9V～72Vのアクティブ・ダイオード・ブリッジ・コントローラで、全波ブリッジ整流器の4つのダイオードをそれぞれ低損失NチャンネルMOSFETで置き換えることにより、消費電力を著しく減らし、供給電圧を増加させます。電力効率が向上することで、サイズとコストのかさむヒート・シンクが不要となるため、電源と電源アダプタを小型化できます。低電圧アプリケーションにおいても、通電中のダイオード・ブリッジ固有のダイオードほぼ2個分の電圧降下（12Vの10%に相当する約1.2V）を抑えることでマージンに余裕ができるので、アプリケーションのヘッドルームが増加するというメリットが得られます。

まとめ

PoE++規格の承認を目前に控え、開発者は自信を持って計画を立案できます。最大71.3WというPoE++規格の高い電力レベルは、多数の新しいパワー・マネージメント機能で支えられており、開発者はこの機能を利用して、より動的で最適化されたシステムを構築できます。アナログ・デバイセズが最近発表したLTC4291-1/LTC4292 PSEクワッドポート・チップセットの堅牢性と簡素な部品表は、PSE開発者に評価してもらえるでしょう。また、ケーブルのもう一端では、PD開発者が引き続きアナログ・デバイセズの複数のICを自由に駆使して放熱を抑制し電力効率を向上させることが可能です。

著者について