ケーブル損失の影響

要約

多ピン自動試験装置(ATE)の設計/構築/出荷を行う試験機器の企業が多く存在します。これらのテスタは、テスタの各ピンを駆動する複合ICを内蔵しています。1つのテスタは4096個ものピンを持つことができます。図1は、各ピンに、通常はドライバ、コンパレータ、負荷、多くの場合はパラメータ計測ユニット(PMU)も内蔵されることを示しています。これらのエレクトロニクスがケーブルに装着されて、ケーブルはピンに接続されます。コスト削減を維持するために、ベンダーは低品質のケーブルの使用を選択することができます。すべてのケーブル、特に低品質のケーブルは、テスタの最高性能を低減する信号損失の影響を受けます。

ケーブル損失の定義

標準的な同軸ケーブル(図2)には、2つの主なケーブル損失の要素、表皮効果損失と誘電損失があります。

表皮効果損失

高周波数では、信号は内部導体(図2参照)の表面に沿って伝搬する傾向があります。これは、表皮効果損失として知られています。この表皮厚さ(δ)は次のように定義されます。

ここで、ωは周波数(rad/s)、µは導体の透磁率(H/m)、およびρは導体の抵抗(Ω)です。表皮効果損失によって、単位長さの抵抗R_lおよび単位長さのインダクタンスL_lは周波数の2乗根で増加します。単位長さの抵抗は、次のように計算されます。

ここで、wは導体の幅です。半径rの円ワイヤの場合、幅は2πrです。リターンパス抵抗も加算する必要がありますが、フォワードパスよりはるかに小さいのが普通で、無視することができます。

誘電損失

図2に示された誘電インシュレータも、周波数依存のケーブル損失の一因となります。誘電定数(ε)は次のように定義されます。

ここで、ε'は誘電定数の実数部、tanδは虚数部または損失正接(誘電体の損失係数)を表します。誘電インシュレータがキャパシタンスに影響するため、単位長さ当りのキャパシタンス(C_l)はC_l (1 + jtanδ)に変わります。

総ケーブル損失

表皮効果損失と誘電損失を含めると、図3に示すように、単位長さ当りの理想ケーブルモデルを変更してこれらの損失を含めることができます。

図3から、我々は伝搬定数をjk = √ZKとして定義します。ここで、Zは分布直列インピーダンス、Yは分布並列アドミッタンスです。この場合は、次のようになります。

テイラー展開近似式を使用し、さらに簡素化することによって、次の項を抽出することができます。

ここで、Z_Oはラインの特性インピーダンス、ε_rは相対誘電定数、およびcは光速度です。

最後に、我々が実際に求めているのはケーブル利得、H(f) = e^-jklです。ここで、l はラインの長さです。上からの結果を使用すると、以下のようになります。

ここで、各項目は以下を表します。

および

上記の計算から我々が知りたい最も単純化した結論は次のとおりです。

1. 表皮効果損失(α1)は低周波数で優勢を占める(図4)
2. 誘電損失(α2)は高周波数で優勢を占める(図4)

実際のケーブルでは、H(f)は上記の近似値から多少異なりますが、減衰がせいぜい6dBしか増加しない大部分のATE作業の場合は、これで十分正確です。

図4は、図2に示された標準的な同軸ケーブルの損失の基本的な表示を提供しています。標準同軸ケーブルは、50Ωの特性インピーダンス、内部銅導体、およびステンレス鋼の網組の外部導体を備えています。各ケーブルは、それぞれ固有の損失を持っていますが、図4に示された同じ傾向も示します。

ケーブル損失の概要

ケーブル損失の導出の厳密な数学的アプローチ(さまざまな学術資料から取得可能)を提供することは、このアプリケーションノートの目的ではありませんが、式で示された内容は図4に要約されています。上記の分析から、以下のような重要点が得られます。

1. すべてのケーブルには損失があり、これらの損失が最終的にシステムの性能を制限する。損失の量はケーブルの品質とその仕様によって決まる。
2. 発生する損失：
   
   
   1. 表皮効果損失：低周波数で優勢を占める
   2. 誘導損失：高周波数で優勢を占める
   3. リターンパス損失：ほとんどの場合、無意味で無視可能
   4. コネクタ、リレー、および出力ノード、またはDUTへのその他の接続からの損失

ケーブル損失 対 ケーブルコスト

図5は、標準的なケーブルのケーブル損失を示しています。表1は、それらの損失に対する一部のケーブルのコストを比較しています。

注記

1. 高品質ケーブルのコストは低コストケーブルのコストの20倍(図5、表1)。
2. ATEメーカーは、低コストケーブルを推奨しているが、このようなケーブルに関係するシステム性能の低下を招く場合がある。
3. ケーブル補償なしのピンエレクトロニクスはケーブル損失を補正することができない。
4. 高コストの超広帯域かつ高消費電力のピンドライバに置き換えても、低コストの低帯域幅かつ低消費電力のピンドライバよりわずかしか改良を提供しない。
5. 1つのテスタに4096ケーブルを使用した場合、長さ1m当りのケーブルアセンブリのコストは5325ドル～92,979ドルになる可能性がある(表1)。
6. ケーブル補償をピンエレクトロニクスに移行すると、4096ピンテスタの例の場合、テスタ当り92,979ドル - 5325ドル、すなわち87,654ドルもの節約になる可能性がある。
7. これらの注記中のコスト値は、表1の情報に基づいており、ATEメーカーによって大きく異なる可能性がある。しかし、これらの数値は、ケーブルアセンブリに関連する大きなコストを明らかにしているため、ATEメーカーが低コストケーブルを使用可能な代替のネイティブソリューションを開発することが重要であることを強調している。
8. 表1にリストされたケーブルはフレキシブルケーブルである。最良のケーブルはセミリジッドおよびリジッドケーブルである。これらのケーブルコストは、1フィート当り約30ドルで、これは最高のフレキシブルケーブルの3倍以上である。これらは、いずれのテスタメーカーにとっても法外なコストであるため、使用されない。
9. テスタ周波数が高くなると、ケーブル補償が必要不可欠になる。ハイエンドテスタはすでに1Gbps以上の速度に近づいている。

ケーブル損失による性能低下

200Mbpsレンジで稼働するテスタの場合、ケーブル損失は大きな懸念とならない場合があります。しかし、500Mbps以上で稼働するテスタの場合、完全な信号経路、エレクトロニクス、ケーブル、およびピンの性能を非常に注意深く分析し、ピンにおける完全性能が正確に測定されるように保証する必要があります。高速テスタでは、以下の性能仕様が最も重要となります。

1. 波形レベルのDC精度
2. 立上り/立下り時間
3. 最大トグルレート
4. 最小パルス幅能力
5. 伝搬精度と各エッジに対するマッチング
6. 伝搬スキュー(伝搬 対 最小パルス幅、振幅、およびコモンモードなど)

上記の性能特性はすべて、ケーブルの選択によって影響されます。トグルレートが増加すると、ケーブルを駆動するドライバの帯域幅に関係なく、ケーブル損失が優勢になりテスタの性能を制限し始めます。図6と図7の各プロットは、これらの問題を示し強調しています。

図6と図7は、大部分の技術者が見知っている波形を示していますが、以下の点に注目する必要があります。

1. t0は50%の波形振幅を表す。だいたいの目安として、10%～90%の立上り時間は約28.6 x t0となる。これらの2つの波形は、これらの2つのケーブル長の場合、立上り時間の大幅な低下を示している。
2. 曲線の帯域制限のロールオフ特性は、最大トグルレート、最小パルス幅、および帯域幅に影響する。そのため、信号経路の劣化はこれらのプロットから明白である。
3. 信号劣化は、実際のドライバと関係がない。この場合、我々は無限帯域幅のステップ応答を供給しており、立上り時間の減速を引き起こしているのはケーブルである。
4. より高速で長いケーブルの場合、この問題はさらに悪くなる。
5. すべてのケーブルは、長さや品質に関係なく、図6と図7の特性をある程度示す。
6. ドライバの完全な帯域幅を可能にするようにケーブル損失のソリューションを見つけることが不可欠となる。そうでないと、高品質ケーブルのコスト増加によってアプリケーションに価値を付加しない。
7. ケーブル補償をエレクトロニクス内に設計すると、これらのケーブル損失の問題が解決される。

結論

高速テスタで使用されるケーブルは、テスタの全体的性能に影響し、その性能を最終的に制限します。これらのケーブルに関連する高コストのため、通常、高い損失を持つ低コストケーブルがこれらの高速システムで使用されます。これらのテスタの速度は、1Gbps以上に近づいているため、もはやこれらの損失を無視することはできません。ドライバをより高い帯域幅のドライバに置き換えても、これらのケーブルによって引き起こされる損失を補償しないため、ケーブルはシステムの性能を制限します。

これらのケーブル損失のソリューションを見つけ、1Gbps以上の帯域幅のテスタが最大潜在能力で実行することができるようにする必要があります。幸いにも、ソリューションが存在します。それは、ケーブル補償をエレクトロニクス内に設計することです。