ディジタルポテンショメータの帯域幅を10x～100x増加する方法

要約

ディジタルポテンショメータの帯域幅を10倍～100倍増加させる簡単な回路技術が説明されています。この技術を使用すると、ディジタルポテンショメータをビデオ帯域幅の高周波数アプリケーションに使用することが可能となります。

ディジタルポテンショメータ(ディジタルポットまたはディジポット)は、回路パラメータの制御や調整に非常に役立ちます。通常、ディジタルポテンショメータは、ディジタルポット固有の帯域幅制限のため、DCまたは低周波数アプリケーションでしか使用されていません。標準的な-3dB帯域幅は、部品に応じて、100kHz～数MHzの範囲です。しかし、以下に説明する簡単な技術を使用すると、ポテンショメータ回路の信号帯域幅を10倍～100倍増加させることができます。4MHzの0.1dB帯域幅、25MHz以上の-3dB帯域幅を実現することができます。この技術を使用すると、ディジタルポットはビデオなどの高速アプリケーションで実現可能なオプションとなります。

限られた調整範囲

この技術は、多くのディジタルポテンショメータアプリケーションにおいて、ポットが信号の微調整に使用され、0%～100%の完全調整範囲すべてを使用しないという事実を活用しています。例は、出荷時ワンタイムキャリブレーションです。これらの場合、ディジタルポットは通常、10%以下の全体範囲で調整します。帯域幅向上の鍵は、この制限的な調整範囲です。

標準動作回路

図1では、標準ポテンショメータ回路構成が示されています。この場合、ディジタルポットは、信号の減衰をさまざまに変えるために使用されています。ディジタルポットはR2で、その寄生容量(Cwiper)も示されています。この容量は、すべてのディジタルポットに固有で、回路の帯域幅を制限しています。R1とR3は、ポットコードが0コードからフルスケールコードまで変動するディジタルポットの影響を受けて減衰する信号に制限をかけるために使用されます。

図1. 標準ディジタルポテンショメータ回路構成

注：オペアンプを含むと、回路は、利得設定ができ、かつ減衰として使用することができます。しかし、選択する回路構成に関係なく、帯域幅を増加させる方法(下図参照)が適用されます。

回路の伝達関数(V_OUT/V_IN)を計算するには、ポテンショメータの別モデルを使用すると便利です(図2参照)。この図では、R2はR2topとR2bottomに分割されています。ここで、R2topはワイパ上側の抵抗部で、R2bottomはワイパ下側の抵抗部です。10kΩの合計抵抗値を持つポットを使用している(ワイパ抵抗の影響は無視)と仮定した場合、R2topおよびR2bottom対ディジタルコードの理想的な伝達関数は、図3のようになります。伝達関数の2個のエンドポイント、およびミッドポイントは、以下のように注記すると役立ちます。

(1) ポットコード = 0、R2top = 10kΩ、およびR2bottom = 0kΩの場合
(2) ポットコード = ミッドスケール、R2top = R2bottom = 5kΩの場合
(3) ポットコード = フルスケール、R2top = 0kΩ、およびR2bottom = 10kΩの場合

図3. ディジタルポットの理想的な伝達関数

図4を検討すると、次のようなV_OUT/V_INのDC伝達関数が得られます。

(4) V_OUT/V_IN = (R3 + R2bottom)/(R1 + R2 + R3)。この場合、R2 = R2top + R2bottom

次に、以下のようないくつかの前提条件を作成します。

前提条件

R2 = 10kΩ (一般的なディジタルポット抵抗値)であると仮定し、入力信号を一定の任意レベル、たとえば、その入力値の70% ±5%など(入力値の65%～75%)に減衰したいと仮定します。

次に、式(1)～(4)を使用すると、65%～75%の調整範囲、および70%の公称(ミッドスケール設定)となることがわかります。

(5) R1 = 24.9kΩ、およびR3 = 64.9kΩ

標準動作回路の帯域幅

式(5)の抵抗値を使用し、Cwiper = 10pFと仮定すると、表1のような帯域幅が得られます。ワイパの実効容量は、3pFから80pF以上まで変動し、特に、ワイパ抵抗、ステップ数、使用するICプロセス、および使用するポットアーキテクチャの関数です。3pF～10pFの容量は、32～256ステップを持つ3V～5V、10kΩポットをほぼ代表しています。

このアプリケーションノートの分析では、帯域幅を設定するのは、ポット抵抗にパラレル接続されるワイパ容量のみであると仮定していることに注意してください。これは、ディジタルポットの非常に簡単な実装の場合に有効ですが、より複雑な実装が使用される場合、帯域幅をさらに制限することになります。とは言っても、以下に述べる帯域幅の向上に関する考察は、実際に得られる帯域幅が当初の予期と完全にマッチングしない場合でも有効です。

表1. 式5の抵抗値を使用した時の図1の回路の帯域幅

これらの帯域幅はビデオなどのアプリケーションには低すぎます。

回路帯域幅の増加

低抵抗でのポットの使用

回路帯域幅を増加させる1つの明白な方法は、1kΩポットなど、インピーダンスがより低いディジタルポットを選択して、それに合わせてR1とR2をスケーリング(1kΩポットの場合は10kΩポット回路の10分の1に縮小)することです。しかし、一般的に、このローインピーダンス(1kΩ)のディジタルポットを取得する場合、ダイサイズが大型化し、通常、コスト高、パッケージサイズの大型化となります。このため、1kΩのポットの可用性は限られたものになります。

しかし、実際の設計ニーズがこれらの条件を満たし、このポットが利用可能である場合、上に引用した10kΩポットと比較して、帯域幅は、インピーダンスの低減に対してリニアに増加、すなわち10倍に増加します(ワイパの寄生容量は変化しないものと仮定)。

たとえば、1kΩポットを使用し、R1 = 2.49kΩとR3 = 6.49kΩを設定すると、ワイパ容量10pFを伴って1.15MHzの-0.1dB帯域幅、および7.6MHzの-3dB帯域幅が得られ、ポットはミッドスケールに設定されます。これは、予期したとおり、表1に示された帯域幅の10倍です。

10kΩポットの使用と回路トポロジの変更

高分解能のポットの使用とコードの制約

1kΩポットと比べてもはるかに優れた選択として、5kΩや10kΩのポットを選択することができます。5kΩや10kΩポットの場合、小型パッケージでたくさんのポット数を有するもの、揮発性または不揮発性メモリを持つもの、各種ディジタルインタフェースが選択可能(アップ/ダウン、I²C、SPI™)なもの、およびさまざまな調整ステップ(32、64、128、256、など)を持つものなど多く存在します。この理由によって、以下の設計例では、10kΩ合計抵抗のポットが選択されています。

コスト、サイズ、希望のインタフェース、およびポット調整ステップの必要数のため、10kΩ合計抵抗のポットを使用するのが望ましいと仮定します。では、どのような方法で図1の回路の帯域幅を増加することができるでしょうか？

帯域幅を増加する1つの方法は、抵抗R1とR3を除去し、ステップ数が図1の回路で必要な数よりも多いポットを単純に使用することです。たとえば、32ステップのポットを使用して10%の調整範囲を取得する(上述)代わりに、256ステップのポットを使用し、R4とR6を除去し、ポットの調整範囲を希望の減衰を供給するコードに単純に制限します。それではこれまで同様、上の設計ターゲット65%～75%で話をすすめます。この方法は、図5のようになります。使用するコードは、コード0.65 × 256 ( = 166.4、166を使用)～コード0.75 × 256 (= 192)の範囲のコードです。この例では、256ステップのポットが使用されています。これは、コードの制限使用によって使用可能なステップ数が26 (約10%の調整範囲の場合、使用可能な256ステップの約10%を使用)に制限されるためです。26ステップ使用可能な範囲は、上記の32ステップ範囲のポットを使用した例に緊密に対応しています。

図5. 高分解能(256ステップ)ポットのコードの一部のみを使用し、0.65～0.75の調整範囲を達成

しかし、この方法の1つの不利点は、256ステップのポットを取得する場合は32ステップのポットよりコスト高になり、利用可能なポットは大型化したパッケージで提供される傾向があることです(256ステップ対32ステップの場合、余分の分解能が余分のダイ面積を占め、これらのスイッチはCwiperを増加するという望ましくない品質も備えています)。V_OUT/V_IN = 0.70 (調整範囲のミッドポイント)において30pFのCwiperを仮定した場合、図5の回路は、384kHzの-0.1dB帯域幅、879kHzの-0.5dB帯域幅、および2.52MHzの-3dB帯域幅を持っています。これは、表1に示した結果から約3倍向上しています。

もっと安価でしかも性能も大幅に優れたソリューションは、図6に示すように、図1の回路にディスクリート抵抗を追加する方法です。

図6. 2個の抵抗(R4とR5)を元の回路とパラレルに使用し、帯域幅を図1と図2よりも100倍増加

パラレル抵抗挿入による回路インピーダンスの低減

図6の回路は、並列抵抗を図1の回路に追加します(図2で導入したディジタルポットのモデルを使用していることに注意してください)。この並列抵抗は、回路のインピーダンスを低減(その帯域幅を向上)し、また、回路の利得を設定して0コードからフルスケールコードまで変動するときにディジタルポットに起因する減衰を制限することによってデューティも倍加します。

シリアルデバイス(R1、R2、およびR3)を単に使用する代わりに、パラレルデバイス(R4とR5)を使用してポテンショメータ回路の利得を設定してその調整範囲を制限すると、この回路は図1の帯域幅よりも優れた帯域幅を達成することができます。

また、抵抗R1、R2、およびR3が回路の利得にも影響しますが、これらのシリアル抵抗はR4とR5より大幅に大きいため、その影響は最小限に抑えられることに注意してください。

図6の回路に対するR4とR5の影響は、いくつかの簡略化によって最もよく理解することができます。図7では、図内の式を使って回路上部の各抵抗を組み合わせています。R4はR1とR2topにパラレルなため、回路インピーダンスを低減することができます。

図7. 回路の｢上｣部の各抵抗を簡略化

図8で、図内の式を使って回路下部の各抵抗を組み合わせています。R5もR3とR2bottomにパラレルなため、回路インピーダンスを低減することができます。求めている劇的な帯域幅利得は、この低減された回路インピーダンスで可能になります。

図8. 回路｢下｣部の各抵抗を簡略化

図9では、前の各図の両方の簡略化を組み合わせ、V_OUT/V_IN伝達関数の式を提供しています。この図から、回路のインピーダンスを低減(RtopはR1 + R2topより低く、RbottomはR2bottom + R3より低いインピーダンス)すると、回路の帯域幅が増加することが明らかになります。

図9. 図7と図8の簡略化による回路

実計算

R1、R3、R4、およびR5に値を挿入することによって、結果の帯域幅を図1の回路で得られる帯域幅と比較し、回路性能に対するR4とR5の影響を数量化することができます。

図9の式を使用し、R1、R3、R4、およびR5の値を代入し、結果の帯域幅の算出を行います。

スプレッドシートを使用すると、図9の式を満たす部品値を見つけることができます。

(6) R1 = 3.48kΩ、 R2 = 10kΩ、 R3 = 4.53kΩ、 R4 = 1kΩ、およびR5 = 2.8kΩ.

表2. 式6の抵抗値を使用した時の図6の回路の帯域幅

結論

このアプリケーションノートでは、いくつかの抵抗を低帯域幅のディジタルポテンショメータとパラレルに追加するだけで、どのように結果の帯域幅を100倍増加して大幅向上させることができるかを示しました。これは、アプリケーションが、向上に必要な低減制御範囲に耐えることができると仮定しています。増加した帯域幅は、ビデオ信号経路制御など、以前は考えられなかった高周波数アプリケーションにおけるディジタルポットの使用を可能にします。