正しい基板レイアウトによってスイッチモードコンバータのEMIを低減

要約

部品配置と基板レイアウトは、スイッチングコンバータのEMI性能に決定的な影響を及ぼします。この記事で概説する基本的な手法は、電界と磁界、さらには誘導EMIを最小限に抑えるものです。

スイッチングモードのDC-DCコンバータは、今日のほぼすべての電子機器システムで使用されています。普及している主な理由は、その電力変換が高効率であるということです。残念なことに、これらのコンバータはノイズを発して不安定であるという見方をされることがあり、実際においても、EMI認証で不合格の原因となることがよくあります。これらの問題の多くは(部品の選択不良は除く)、部品配置や基板レイアウトによって引き起こされています。　基盤設計によっては、、回路設計通りの性能が充分に出し切れないこともあります。。良好なレイアウトは、EMI認証に役立つだけでなく、正しい動作を実現するためにも極めて重要です。この問題を理解するには、設計に必要なEMIの仕様を見際めることと、標準DC-DCコンバータにはEMIの発生源が潜在的にあるという認識を持つことです。ここでは、例として、ステップダウンコンバータを使用しています(これは、ステップアップコンバータにも応用可能で、他のトポロジにも簡単に利用することができます)。DC-DCコンバータのレイアウトについての基本ガイドラインを説明し、次に、実用的な例を紹介します。

EMIの仕様は、周波数領域に応じて合否マスクを規定しています。これは、2つの周波数範囲に分けて規定されています。150kHz～30MHzという低い方の範囲では、電源ラインに伝わっていく性質を持つので、この電流を測定します。30MHz～1GHzという高い方の範囲では、電界の放射として、磁界を測定します。電界は回路のノード電圧によって発生し、それによって流れる電流によって磁界が生成されます。最も問題とされる波形はステップ波形(方形波など)であり、波形的に、非常に高い周波数にまで達する高調波が生成されます。

EMI源を特定して検討するためステップダウンコンバータ¹の概念を 図1a に記します。スイッチング電源の背後にある概念は、トランジスタQ1とQ2をリニアモードで動作させるのではなくスイッチとして動作させることです。トランジスタを流れる電流およびトランジスタの両端の電圧降下は方形波のような形になりますが、電力損失を最小限に抑えるために位相はずれています。

図1b については、スイッチノード電圧V_LXとトランジスタに流れる電流I₁およびI₂は方形波を出力するため、高周波成分を含んでしまいます。インダクタ電流I₃は三角波を呈し、潜在的なノイズ源と見なして取り扱う必要があります。これらの波形は高効率を実現するために必要なものですが、EMIの観点からは、大きな課題を提起することになります。

理想的なコンバータは、外部に磁界および電界を生成せず、入力にDC電流を引き込むだけです。スイッチング動作のすべての作用（エネルギーは）は、コンバータブロック内閉じ込める必要があります。この目的を満たす責任は、回路設計者とレイアウトエンジニアにあります。

他のすべてのノードは定電圧であるため、電界の放射はLXノード図中の接続点で生成されます。この電界は、ノード領域を小さくしたり、近くにグランドプレーンで囲むことによって、比較的容易に閉じ込めることができます(これによって電界はこのプレーン上で終結します)。ただし、やりすぎは禁物です。浮遊容量が増えすぎると効率が下がり、その結果LX電圧のリンギングを引き起こす可能性があります。また、ノードが小さすぎても直列インピーダンスが生じてしまうため、これも避けるようにしてください。

磁界の放射は、スイッチング電流I₁～I₃によって生成されます。各電流ループにおけるプリント基板のレイアウトに依存する寄生インダクタンスとそれらに流れる電流ループが、磁界の強さを決定します。磁界を最小にするためには、電流ループになるエリアに、配線が無いような空間領域をできるだけ小さくつめ、また配線の幅をできるだけ大きくする必要があります。当然、インダクタ(L)自体も磁場を閉じ込める必要がありますが、これはインダクタの作りに関係してしまうので、PCBレイアウトには反映できません。

誘導EMIは、障害の主な原因です。EMIが生成されるのは、入力と出力のコンデンサC_INとC_OUTが、スイッチング電流I₁とI₃のために、低インピーダンスを提供することができないときです。こうなってしまうとスイッチング電流は、基盤配線のアップストリームやダウンストリームの流れやすい部分を伝わっていきます。インピーダンスは、コンデンサ自体(寄生分含む)とPCBの寄生インピーダンスで構成されています。PCBの寄生インダクタンスによってインピーダンスが決まるため、このインダクタンスを最小限にする必要があります。そうすることで、磁界の放射を低下させる作用もあります。スイッチングコンバータの配線ではスルーホールを避ける必要があります。その理由は単純にインダクタンスが高すぎるからです。これは、電源の高速電流用に最上層/部品層上に専用のローカルプレーンを生成することによって達成することができます。SMT部品は、これらのプレーンにじかに接続します。配線は広くて短くし、インダクタンスを最小限に抑える必要があります。代わりにビアを使用して、電源の外側のシステムプレーンにローカルプレーンを接続することも可能です。ビアの寄生インダクタンスの利用によって、高速電流を最上層に閉じ込めることができるようになります。場合によっては、ある程度までインピーダンスの効果を持たせる意味で、容量が不足したインダクタの周りにビアを挿入することもできます。伝導EMIの別の原因として、グランドプレーンに高速スイッチング電流が流れることによって電圧スパイクが生じることがあります。スイッチング電流は、グランドプレーンを含む共通経路を外部回路と共有してはなりません。この場合も、解決方法は、コンバータの境界内の最上層にそれだけのローカルの電源グランドプレーンを生成し、これを1点(通常は出力コンデンサ)でシステムグランドプレーンに接続することです。

その他の部品、コントローラIC、バイアス、およびフィードバック/補正部品などは、低レベル信号で駆動されています。クロストークを避けるため、これらの信号は、コントローラICを間に割り込ませて、電源部品から離れた場所に配置してください。1つの方法は、コントローラの一方の側面に電源部品を置き、もう一方の側面に低レベル信号の部品を置くことです。コントローラICのゲートドライバ出力は、スイッチング周波数において大きな電流でソース/シンクを行うためスパイク発生を伴います。ICとスイッチングトランジスタの間の距離は、最小限にしてください。フィードバック/補償ピンなどのハイインピーダンスノードは小さくまとめ、電源部品、特にスイッチノードLXからは遠く離してください。DC-DCコントローラICには通常、GNDとPGNDという2つのグランドピンがあります。考え方としては、低レベル信号のグランドを電源グランドから分離することです。ただし、低レベル信号に使用する別のアナロググランドプレーンを作る必要があります。このアナロググランドプレーンは、最上層にある必要はなく、ビアを使用することが可能です。アナロググランドと電源グランドは、1点でのみ(通常はPGNDピン)接続してください。極端な例(大電流など)では、真の一点接地が必要になり、この場合、ローカルグランド、電源グランドの接続、およびシステムグランドプレーンとは出力コンデンサで結合します。

以上の考察は、以下のレイアウトガイドとしてまとめることができます(良心的なデータシートには、ほとんどの場合、同様のPCBガイドラインが記載されています)。

1. 電源部品を配置して配線します。スイッチングトランジスタQ1とQ2、インダクタL、および入力と出力のコンデンサC_INとC_OUTの順番で配置をして配線を開始します。これらの部品間の距離、特に、グランド接続Q2、C_INとC_OUT、およびC_INとQ1との接続の間の距離が最小になるように並べます。次に、電源グランド、入力、出力、およびLXノード用の最上層の形状を作成し、幅広く短く繋がるように、最上層にこれらを配線します。
2. 低レベル信号の部品を配置して配線します。コントローラICは、スイッチングトランジスタの近くに配置してください。低レベル信号の部品は、コントローラの反対側に配置します。ハイインピーダンスノードは小さくして、LXノードから離してください。適切な層にアナロググランドプレーンを作成し、これを1点で電源グランドに接続します。

上記の手法を以下の図で説明します。MAX1954は、民生用アプリケーションだけでなく、テレコムや産業用アプリケーションにも適した、低コストの電流モードPWMコントローラICです。図2 は、MAX1954評価キットの回路図で、図3にその基板レイアウトを示しています。MAX1954評価キットは、5Aを供給する能力があります。MAX1954評価キットは、低電圧(V_IN)か高電圧(V_HSD)の一方からの入力が選べるオプションを備えています。

最初に、電源部品、つまり、デュアルスイッチトランジスタN1、インダクタL1、入力コンデンサC3、および出力コンデンサC5を取り上げてみましょう。C3の配置は非常に重要で、ハイサイドMOSFETのドレインとローサイドMOSFETのソースの両端を、できるだけ近く交差するように配置します。これは、ハイサイドMOSFETがオンになったときに、ローサイドMOSFETのボディダイオードのリカバリチャージによって生じる高速なスイッチングピーク電流を抑制するためです。これらの部品は、レイアウトの右側に配置します(図3を参照してください)。接続はすべて、最上層(赤色で表示)で行います。右上のLXノードはシステムグランドプレーンの真上に配置すると共に、その下の層のV_HSDとP_GNDノードを使用してさらにシールドしています。

低レベル信号および関連する部品は、レイアウトの左側に配置します。MAX1954コントローラのピン配列は、電源電流と低レベル信号を簡単に分離することができます。コントローラU1を低レベル信号と電源エリアの間に割り込ませます。R1とR2の中間点はフィードバックノードであり、小さくなるようにします。補償ノード(C7、C8、およびR3)も小さくします。レイアウトでは、見やすくするためにアナロググランドは表示されていませんが、中間層にあり、部品へはビアを使用して接続されています。

電源グランドと低レベルのアナロググランドプレーンは、レイアウトで分離されていますが、これは回路図でも異なるマークを使用してポテンシャルが分離されているものと同様になっています。最上層の電源グランド、アナロググランドプレーン、およびシステム電源プレーンは、右下のコーナーで1つにされます。

スイッチングノードには、寄生インダクタンスと寄生容量のため、高周波(40MHz～100MHz)のリンギングがあり、EMIを発生させる可能性があります。単純なRCスナバ回路を各MOSFETの両端に配置して、高周波のリンギングを抑えることができます。V_LXの立上りエッジのリンギングを抑えるには、ローサイドのMOSFETの両端にRCスナバを追加します。同様に、V_LXの立下りエッジのリンギングを抑えるには、ハイサイドMOSFETの両端にRCスナバを追加します。部品を追加するとコストが上昇するため、RCスナバは必要な場合にのみ追加してください。RCスナバ回路を正しく選択すれば、効率が大きく低下することはありません。寄生の中に保存されたエネルギも、時間はかかりますが、回路内で消費されるからです。