オペアンプが発振する仕組みについて、詳しく教えてください。

2019年09月24日

質問

オペアンプをバッファとして使用したり、出力にコンデンサを付加したりすると発振しやすくなるのはなぜですか？オペアンプICの内部回路の動作に何が起きるのかということも含めて詳しく知りたいのですが……。

回答

質問者が例に挙げているように、オペアンプをボルテージ・フォロワで使用したり、出力にコンデンサを付加したりすると発振しやすくなると言われています。これについて、複数の投稿者からいくつかの回答が寄せられました。その内容は以下のようなものでした。

オペアンプICのデータシートには、周波数特性（電圧利得と周波数の関係）が必ず記載されています。それを見ると、ある周波数を境に、周波数が高くなるにつれて-6db/octの傾斜で利得が低下しているはずです。これは、1次遅れ要素（1次の系）に現れる一般的な現象です。ここで、オペアンプの出力にコンデンサを付加したとします。すると、オペアンプの出力インピーダンスとコンデンサが組み合わせられて新たな1次遅れ要素が生じます。

その結果、全体としては2次遅れ要素（2次の系）が構成されることになります。この2次の系は、リンギングなどの振動状の動作を起こしたり、完全な発振状態に陥ったりする可能性があります。そのメカニズムは次のようなものになります。まず、1次の系では信号の位相が最大で90°遅れます。そして、2次の系では位相の遅れが最大で180°に達します。2次の系において、その位相が180°遅れた信号を負帰還すると、位相が360°ずれることになります。つまり、正帰還を行っているのと同じ状態になるということです。そのとき、負帰還ループのゲインが1以上になっていると、発振が起きる可能性があります。

オペアンプの発振についての最も簡単な説明は上記のようなものになります。

もう少し詳しく説明すると、まず位相については、負帰還回路を構成することによって180°の遅れが生じます。ここで、一般的なオペアンプは2段増幅回路として構成されています。したがって、ポールが2個存在します。1段目のポールで位相が90°遅れて、そこから-3dB/octでゲインが低下します。2段目のポールによってさらに90°位相が遅れるとともに、-3dB/octでのゲインの低下が追加されることになります。通常のオペアンプICは、外付け部品を付加しない状態であれば発振しないように設計されています。一般的には、ゲインが1になる周波数で、60°以上の位相余裕を確保できるように位相補償を行っているはずです。このように設計されたオペアンプICの出力にコンデンサを付加すると、もう1つポールが追加されることになります。そうすると、オペアンプIC内部の位相補償で対応できるレベルを超えてしまい、位相が360°回転する可能性があります。そのため、ゲインが1以上のときには発振に至るおそれがあるということです。2倍の増幅を実現する非反転構成のアンプ回路の場合、抵抗を使って1/2の帰還をかけます。

一方、ボルテージ・フォロワであれば100%の帰還をかけることになります。実際の回路ではアンプの出力には配線（パターン）が接続され、それによって寄生素子が形成されます。その寄生素子によってもポールが生じるため、ボルテージ・フォロワのような帰還量の大きい回路は発振しやすくなります。なお、冒頭の回答を寄せてくれた投稿者は、1次遅れ要素と2次遅れ要素についてのシミュレーション結果などをまとめた資料も提供してくれました。

多くの方から理論的な説明が投稿されたのを受けて、アナログ・デバイセズの技術者から、少し毛色の異なる説明が披露されました。この技術者は、アナログ技術に関するセミナーの講師を務める際、図1、図2のような資料を使って説明を行っています。そのときに意識しているのは、「まずはイメージをつかんでもらう」ということだそうです。イメージをつかむことで理解を促進するというアプローチを採用しているというわけです。アンプ回路の発振については、「盆栽」にたとえて説明してくれました。その説明とは次のようなものです。

盆栽を育てる場合、針金などを使い、枝が曲がった状態で成長するようにして曲線美を作ります。枝が伸びるのにも、針金の型どおりに枝が収まるのにも、時間がかかります。これは「遅れ」が生じるということに相当します。ここで、その盆栽を目にした隣人が、「ここはこうしたほうがいい」、「ここはこっちに曲げたほうがいい」と会うたびにつぶやいてくるようになったとしましょう。このつぶやきも、盆栽を育てているうえでは「遅れ」を伴って行われていると考えることができます。ここで、その隣人のつぶやきに敏感に反応し、つぶやきを聞くたびに針金にいろいろと小さな修整を加えてしまうようでは思い描いていた曲線美は得られません。場合によっては盆栽の枝がぐにゃぐにゃになってしまうこともあるでしょう。これは「発振」した状態に相当します。

「フィードバックに敏感」であるということは、「帰還量が多い」ということです。あまり「他人のつぶやき」に敏感にならず、針金の小修整など行わないで思ったとおりに育ててみると、優れた曲線美が得られることが多いはずです。一方、「フィードバックに鈍感」ということは「帰還量が少ない」ということです。その場合、枝がぐにゃぐにゃになってしまう（発振してしまう）ことはないでしょう。

改めて説明しますが、帰還というのは、オペアンプの出力を帰還抵抗によって分圧し、それを入力に戻すというものです。ボルテージ・フォロワでは全帰還を行っているということになります。その場合、帰還量が多いので、「他人のつぶやき」に敏感だということになります。

オペアンプ内部の動作が問題なのか？

以上のように、複数の投稿者から発振に関する説明が提示されました。ただ、ここで質問者からもう一度質問の主旨を説明する投稿がありました。例えばオペアンプの出力にコンデンサを付加すると、オペアンプ内部の各回路（差動増幅回路、定電流回路、エミッタ接地増幅回路、エミッタ・フォロワなど）の動作がどのように変化して発振に至るのか知りたいというのです。

これを受けて、別の投稿者が次のような指摘をしてくれました。それは「質問者は、オペアンプの出力にコンデンサを付けたり、帰還を強くかけたりすると、オペアンプ内部の動作が変化すると考えているのではないか。だとすれば、そこに誤解がある」というものです。そのうえで、まずは冒頭の2つの質問について次のように整理してくれました。

「出力にコンデンサを付加すると発振しやすくなる」ということについて、それ自体は事実です。ただ、それを文字どおりの意味に単純に捉えるのではなく、その背景に注目する必要があります。出力にコンデンサが接続される具体例としては、出力とグラウンドの間にコンデンサを接続するケースや、それと同様の効果を生む同軸ケーブルなどを出力に接続するケースなどが挙げられるでしょう。そのとき、発振などの不安定な現象が生じることが懸念されるのは、オペアンプの出力インピーダンスと、外部に付加された静電容量から成るローパス・フィルタが無視できない存在になるからです。

これは「オペアンプ内部の動作が変化する」ということではなく、「通常は無視できている出力インピーダンスのことを考慮しなければならなくなる」という意味です。なお、コンデンサによってオペアンプの出力から入力に負帰還をかけることについてはあまり問題になりません。問題になるとしたら、その原因は次に説明する帰還のかけすぎによって発振が生じる可能性があるという話に帰結するはずです。

位相補償が十分に行われているオペアンプICを選択すれば、ボルテージ・フォロワで使用しても問題はありません。ただし、フィードバック用の外付け回路によって生じる浮遊容量などが原因で位相の回転が加わると、オペアンプICの内部に適用されている位相補償だけでは対応できなくなることがあります。このことから、一般的に「ボルテージ・フォロワのように深い帰還をかけると発振しやすくなる」と言われているということです。

質問者はオペアンプ内部の動作を含めて理解したいとのことですが、帰還量が大きいからといって、オペアンプ内部の回路の動作が直接変化するわけではありません。オペアンプの内部では通常の増幅器としての動作が継続して行われており、負帰還によって動作が変化して発振が起きるということではないのです。逆に、発振が起きているときも、内部回路としては通常時と同じ動作を続けているだけだとも言えます。

また、現実のオペアンプの内部には、ポール（あるいはそれに類するもの）がたくさん存在します。高い周波数のポールは、低い周波数のポールが存在することから、通常は表立つことはなく無視できるというだけのことです。オペアンプの出力に負荷としてコンデンサを接続すると確かに重要なポールが生じるわけですが、接続する前にも寄生素子などの影響でポールは存在しています。これについても、それまで無視できていたポールが、大きなコンデンサを接続したことによって無視できない周波数に移動したということです。

例えば、時定数が100Ω×10pF = 1ナノ秒だったので無視できていたものが、100Ω×1000pF = 0.1マイクロ秒では無視できなくなったといった具合です。細かい要素を無視しなければ、オペアンプは単純な2段増幅回路として見なすこともできないということです。

オペアンプICのユーザが知っておくべきこと

重要なのは、オペアンプICを使いこなすうえで、何を理解しておかなければならないのかということです。不安定な状態が生じるのを避けるために、オペアンプICの設計者はどのような対策を施しているのか、また、オペアンプICを使う側としてはどのようなことに注意しなければならないのか把握しておかなければなりません。

一般に増幅系の回路には、何らかの遅れ要素が含まれています。オペアンプのような多段増幅回路には多数の遅れ要素が存在し、ローパス・フィルタのような構造がいくつも形成されています。位相補償などのケアを行うことなくそのまま負帰還回路として使用すると、位相の回転が大きい領域では正帰還の状態が成立してしまいます。ここまでに何度も説明されているように、その周波数で帰還ループのゲインが1以上であると発振が生じます。ゲインが1以下であっても、それがかなり1に近い値であれば、ステップ状の入力信号に対する応答において、信号が減衰していく部分にリンギングなどが生じる可能性があります。

このような状態では適切に使いこなすのが難しいので、オペアンプICの設計者は、オペアンプの内部にコンデンサを主な要素とする位相補償回路を設けているということです（例外的に、ユーザが外付けの補償回路を付加して使うタイプの製品も存在します）。

位相補償の方法としていちばんわかりやすいのが、「One-Pole-Compensation」と呼ばれるものです。この手法では、まず1つ目の増幅段のローパス特性を非常に周波数の低い領域に設定し、高周波領域におけるオペアンプとしてのゲインを下げます。そして、2つ目の増幅段のポールの影響によって、位相のずれが大きくなる周波数領域のゲインも大幅に低下させます。その周波数領域で、帰還ループのゲインが1よりも十分に小さければ発振は生じません。オペアンプICでは、位相補償回路を追加することによって、このようなことが実現されています。

ただし、この考え方を単純に適用し、100%の負帰還をかけても発振しないように設計すると、そのオペアンプICは周波数特性に劣る製品になってしまいます。そこで、周波数特性が良好な製品を実現するために、位相補償回路以外の増幅段の高周波特性を向上させ、強固な位相補償を行わなくても済むようにします。そのためには、トランジスタの微細化、寄生容量を減らす誘電体分離の手法などが適用されます。

もう1つの対応方法は、オペアンプの使い方に制限を加え、位相補償は軽めに抑えたICを設計するというものです。オペアンプICとしては一般的な手順で設計しつつ、位相補償の程度だけを抑えておき、「ゲインが10以上の回路で使用してください」といった条件を設けて製品化するわけです。そうすると、オペアンプICとしての汎用性は損なわれるものの、周波数特性が優れた製品を供給できることになります。

この方針に基づいて、位相補償のレベルだけが異なるICをファミリ製品として提供している例は少なくありません。オペアンプICを使用する側としては、このような製品が存在することを知っておくべきです。

ユーザとしては、こうした事柄を理解したうえで、オペアンプICを選択する必要があります。そして、そのICを使用した回路で発振などの問題が生じないように、十分な検討を行って設計を実施する必要があります。それでもなお、オペアンプ回路に発振の問題が起きてしまったなら、個々のオペアンプの内部回路に注目するのではなく、オペアンプ回路全体を対象として何が起きているのか考察するべきです。事前の設計段階でも、問題が発生した後に対処法を考える段階でも、回路全体について検討する際には、オペアンプ自体は、単にゲインの大きい1次遅れ要素あるいは2次遅れ要素だと捉えて構いません。

オペアンプ回路全体の挙動については、負帰還回路の制御理論や微分方程式を使った動特性の解析を行うことによって理解することができます。そのような方法により、必要に応じて対処を施し、オペアンプを使用する回路全体の安定性を確保しなければなりません。

なお、オペアンプに関する書籍や各半導体メーカーのアプリケーション・ノートなどを参考にすれば、発振についてより詳しく理解することができます。アナログ・デバイセズの場合、AN-257：高速オペアンプを用いた設計での注意点というアプリケーション・ノートを公開しています。こちらもぜひ参考にしてください。

負帰還技術は、アナログ電子回路において非常に重要な役割を果たします。これなくしては、現代の電子回路は成立しなかったとも言えるでしょう。そして、この負帰還技術を活用した代表的な例がオペアンプです。オペアンプICやその応用回路について様々な文献で理解を深めるにあたり、本稿の内容をヒントとして活用していただければ幸いです。

注釈：記事中のPDF資料は、HN：bach さんより、アナログ電子回路コミュニティへ投稿されたものです。

アナログ電子回路コミュニティとは

アナログ電子回路コミュニティは、アナログ・デバイセズが技術者同士の交流のために提供していた掲示板サイトで、2018年3月に諸般の事情からサービスを終了しました。

アナログ電子回路コミュニティには日々の回路設計活動での課題や疑問などが多く寄せられ、アナログ・デバイセズのエンジニアのみならず、業界で活躍する経験豊富なエンジニアの皆様からも、その解決案や意見などが活発に寄せられました。

ここでは、そのアナログ電子回路コミュニティに寄せられた多くのスレッドの中から、反響の大きかったスレッドを編集し、技術記事という形で公開しています。アナログ電子回路コミュニティへのユーザ投稿に関するライセンスは、アナログ電子回路コミュニティの会員登録時に同意いただいておりました、アナログ･デバイセズの「利用規約」ならびに「ADIのコミュニティ・ユーザ・フォーラム利用規約」に則って取り扱われます。

また、英語版ではございますが、アナログ･デバイセズではEngineerZoneというコミュニティサービスを運用しています。こちらのコミュニティでは、アナログ・デバイセズの技術に精通した技術者と交流することで、設計上の困難な課題に関する質問をしたり、豊富な技術情報を参照したりすることが出来ます。こちらも併せてご活用ください。