±10Vアプリケーションで使用される3V DAC

説明

はじめに

3.3V電源を使用する最新のロジックシステムでは、例えばPLC、送信機やモーター制御のような±10Ｖの電圧を必要とする工業用アプリケーションを動作させる必要がしばしばあります。一つの解決案は、±10V振幅を供給することができるディジタル‐アナログ変換(DAC)を選択することですが、別の方法は3.3V DACを使用して出力電圧を最高±10Vに増幅することです。例：

• 3.3V DACは、±10V出力DACにくらべて論理集積度が高レベルである場合があります。
• 3.3V DACはロジックインタフェースがより高速になる傾向にあり、マイクロコントローラの他のタスク実行を拘束しません。
• DACは、より大きなチップに統合される場合があり、3.3V (例えばマイクロコントローラ)から電源供給される場合があって、±10V出力振幅が不可です。
• 外部負荷には、3.3V ±10V DACによって処理できない出力電流駆動要件や容量性負荷を持っている場合があります。

回路概要

回路のブロック図は、図1aに示します。それは、次の5個のメインブロックから構成されています：DAC、リファレンス、オフセット調整、リファレンスバッファおよび出力バッファ

DACは、リファレンスと比較するディジタルコード-電圧変換を備えています。オフセット調整には、バイポーラ出力を生成するためのDACのユニポーラ伝達関数のオフセットを調整する能力と、0V出力点を調整する能力が備えられています。リファレンスバッファは、リファレンスとオフセット調整に対する負荷分離を備えています。出力バッファは、オフセット調整を加算し、また所望の出力振幅に増加させるために必要な利得を備えています。その上、出力バッファは負荷をドライブする能力を備えます。

回路説明

図1と図1aの回路は、±10Vの出力振幅を得るために3.3V電源供給された16ビットDACをバッファする方法を図示します。DAC (U2)の出力は、0～2.5Vの範囲であり、オペアンプU3の非反転入力に接続されます。この入力は、(1 + 26.25k / 3.75k)または8の非反転利得を持っています。オペアンプの反転入力には、リファレンスと抵抗デバイダーネットワークによって生成された+1.429Vが接続されます。この入力は、-(26.25k / 3.75k)または-7の利得を持っています。マイナスフルスケール(0V)をプログラムされたこのDACによるこの回路の出力は、= (0 × 8) - (7 × 1.429) = -10Vです。フルスケール(2.5V)にプログラムされるDACでは、最終出力は= (2.5 × 8) - (7 × 1.429) = +10Vです。

回路は、次のパーツから構成されています：

• U1：MAX6133A、2.5Vリファレンス
• U2：MAX5443、16ビット、3.3V電源シリアルDAC
• U3とU4：OP07A、正確なオペアンプ、±15V電源
• U5：MAX5491A、ESD保護付きの高精度抵抗ネットワーク、3:4の比率
• U6：MAX5491A、ESD保護付きの高精度抵抗ネットワーク、1:7の比率
• U7：MAX5423、100K、256タップ、不揮発性ディジタルポテンショメータ

リファレンス

2.5Vリファレンス電圧は、DACのリファレンス電圧として使用され、また+1.429Vを生成します。両方の機能が同じリファレンス電圧を使用することは、重要です。これらの2つの電圧の間のトラッキングでのどんな誤差も、出力ゼロオフセット電圧に影響を及ぼします。一般的な誤差は、ただ出力フルスケールの利得に影響を及ぼすだけであり、それは通常あまり重要でない要因です。2.5Vがメインリファレンス電圧に選択されました。理由は、それが非常に一般的な値であり、3.3Vと5V電源で動作するからです。小型µMAX®パッケージながら非常に良好な性能を持っているMAX6133Aが選択されました。このパーツに対する重要なパラメータは、出力電圧精度(±0.06%)、温度係数(7ppm/℃)と長期安定度(145ppm/1000時間)です。

DAC

工業用制御アプリケーションにおける最も重要なパラメータは、ゼロオフセット誤差です。実例のユニポーラ出力MAX5443には、±2 LSBのオフセット誤差と±10 LSBの利得誤差があります。これは、ほとんどのアプリケーションに対して、十分です。DACの出力をバイポーラに変換するために、DACゼロコード(マイナスフルスケール)を-10Vにシフトしそのミッドスケールコードを0Vにシフトするのにオフセット回路が使用されます。0Vで規定されるゼロコード誤差を±2 LSB以下にする代わりに、DACのミッドスケールコード誤差は、ミッドスケールでのゼロコード誤差と利得誤差の合計です。実例はディジタルポテンショメータを特徴とするためこれでは不十分で、零出力を再調整します。

オペアンプ

オペアンプU4は、リファレンスデバイダー抵抗(U5)とオペアンプU3の利得抵抗間のリファレンスバッファとして使用されます。複数のDACがシステムの中にある場合、それらはすべてこのバッファ付き出力を共有することができます。オペアンプU3は増幅機能を備え、また、DAC電圧のオフセット補正を行います。オペアンプの選択とこのステージの構成は、負荷の要件に依存します。次の負荷仕様が考慮される必要があります。

• 最大電圧振幅
• 最大ドライブ電流
• 容量負荷
• 短絡回路保護
• ESD保護

実例のOP07Aは、負荷へ±10V/10mAを供給することができます。R1とC2ネットワークによって、オペアンプは大きな容量性負荷をドライブすることができます。

システム精度に影響を及ぼすオペアンプパラメータは、VOS (25µV)とIOS (2nA)です。IB (2nA)の影響は、R3とR4によって打ち消されます。オペアンプの各入力の等価抵抗を同じにすることによって、IBの影響は相殺されます。システムのスルーレートは、OP07Aの0.1V/µSスルーレートによって制限されます。これは、通常工業用制御アプリケーションで問題になりません。

抵抗回路網

U5抵抗回路網(3:4比率)は+2.5Vリファレンスを+1.429Vに分割し、またU6抵抗回路網(1:7比率)はオペアンプU3の利得を設定します。ここで重要なパラメータは、初期比の誤差(0.035%)と比率温度係数(5ppm/℃)です。MAX5491は、ESD保護が±2kVのため、一般的なネットワークから選択されました。U6の片側がボードから外へ出るためESD放電を受ける場合があるので、これは重要です。

ディジタルポテンショメータ

MAX5423 256タップディジタルポテンショメータは、システムゼロオフセット誤差を調整するために使用されます。このパーツは不揮発性メモリーを持っていますので、オフセット値は電源遮断時でも保持されます。U7、U5とR2によって構成される抵抗回路網は、0Vで約±100 LSBの調整が可能になるように選択されました。

解析

PSPICEでの感度解析は、この回路で実行されました。結果の初期ゼロ出力誤差は13 LSB maxを示します。この誤差源は、ディジタルポットを使用してキャリブレートすることができます。温度解析では、0.126 LSB/℃のトータルオフセット誤差が示されます。100℃の温度変化で、オフセット誤差が12.6 LSBとなります。これは、ほとんどのアプリケーションに対して十分です。