スイッチングコンバータのモデリングはラボの測定と比べてどこまで高精度か？

はじめに

以前の記事で、バックコンバータのエラーバジェットを手計算する方法を紹介し、それがマキシムのオンラインSIMPLIS電源設計およびシミュレーションツールであるEE-Sim^®ツールのシミュレーションと比較してどのくらいの精度かを説明しました。当然、これはさらに深い質問につながります。それらのモデルは、どこまで正確にベンチの測定値に一致するのでしょうか？結局のところ、重要なのは物理的なシリコンであるため、世界中のすべての計算やシミュレーションは、もし現実の電源を適切にモデル化していないなら役に立ちません。

では、それらのモデルはベンチの測定と比べてどうなのでしょう？その問いに対する簡単な答として、図1をご覧ください。これは、負荷ステップに対するMAX17242EVKITの出力の応答と、マキシムの新しいOASIS (Offline Analog Simulator Including SIMPLIS)設計ツールでの同じ負荷ステップに対するMAX17242 SIMPLISモデルの応答を示したものです。特にピークサージ/サグ電圧および回復時間に関して、両者の相関性は注目に値します。

図1. ラボのベンチテストでのMAX17242EVKITとEE-Sim OASISシミュレーションのMAX17242 SIMPLISモデルとの負荷ステップ応答の比較

確かに、これは標準モデルによるものではなく、それには十分な理由があります。個々のシリコンの応答はわずかに異なるのに対し、モデルの各インスタンスは必ず同一の応答を示します。モデルのパラメータは標準的なシリコンのパラメータに相関づけられるため、それらをランダムなICと比較すれば必ず相違が生じます。モデルの高精度を確立するために、上記のステップ応答の生成に使用したモデルは、ベンチ上のシリコンの値と一致するようわずかに調整してあり、その手順については以下で詳しく説明します。

必要な調整を決定するためには、ボード線図の周波数領域を簡単に調べる必要がありますが、モデルの結果に信頼性があることを一度立証すれば、それを使ってプロセスと部品の変動によって予測されるステップ応答の範囲を示すことができます。

相関づけの手順

電源の問題を診断し相違点を見つけることに関して、電源設計者のツールボックスにボード線図より強力なツールはほとんどありません。過渡波形上のリンギングは問題の存在を示唆しますが、問題の原因の特定にはほとんど役立ちません。周波数領域に移行することで、問題がどこから生じているか、およびそれを修正する方法について、より多くの情報が提供されます。モデルのパラメータとハードウェアの相関づけの作業は、完全に周波数領域のみで行いました。ボード線図が一致してしまえば、図1に示した時間領域の相関性は自動的に発生します。

マキシムがSIMPLISを使用する理由の1つとして、SPICEでは周波数領域を簡単に調べることができないことがあります。作業を中断し、追加の時間をかけてSPICE ACシミュレーションで実行するための直線化された平均モデルを作成(および相関づけ)するか、または長い時間領域のSPICEシミュレーションで異なるテスト信号周波数をつかって何度も時間領域モデルのセトリングと実行を繰り返すことによって、時間領域での作業を根気よく行う必要があります。その後、各出力についてFFTの後処理を実施し、最後に手作業でFFTの結果をボード線図に結合します。

それに対して、マキシムの新しいEE-Sim OASIS設計ツールに含まれているSIMPLISシミュレータは、時間領域モデルを迅速にセトリングする周期的動作点(POP)解析を提供します。抽出された周波数領域データから直接ボード線図をシームレスに生成する独自の直線化/平均化アルゴリズムが含まれています。ACおよび過渡データは1回のシミュレーションで同じモデルから効果的に導かれ、相関づけのプロセスが何桁も高速化されます。速度について言えば、ボード線図の優位性に加えて、SIMPLISでのスイッチングコンバータ時間領域シミュレーションは、単純にSPICEより高速です。モデルをマキシムのEE-Sim OASIS設計ツールにインポートすると、時間領域と周波数領域の両方でモデルの調整とテストを迅速に行うための最適な環境が提供されます。

図2. EE-Sim OASISでMAX17242EVKITのモデル化に使用している回路図。入出力コンデンサは、DC電圧に基づいて回路図の値からディレーティングされています。3つの個別のボードプローブによって、一巡伝達関数、および個別のパワー段とコンペンセータ段の伝達関数の測定が可能です。

MAX17242の評価ボードで最初に行ったのは制御ループのAC解析の実行で、それを同じ回路に標準モデルを配置したもの(図2)によるシミュレーションと比較しました。回路図の3つのボードプローブの最初の1つによって一巡伝達関数を取得することが可能で、他の2つによってそれをコンペンセータ段(OUTからCOMPへ)とパワー段(COMPからOUTへ)の個別の伝達関数に分離することができます。このセットアップをベンチの測定でも再現し、モデルとベンチの結果を重ねたのが図3です。両者のグラフはもちろん良く似ていますが、特定の極および利得の値に明確な相違があります。

図3. ベンチ測定と標準モデルの両方のパワー段、補償段、および全ループの利得と位相(上から下へ)を示すボード線図

制御ループを分割することによって、モデルとハードウェアの相違の発生源が明らかになります。モデルとボードのパワー段はほぼ同一ですが、補償段でモデルのDC利得は高すぎ、第1の極の発生が早すぎます。エラーアンプのトランスコンダクタンス利得および出力抵抗を、それぞれの標準値から離れた(ただし仕様の範囲内の)値にすることによって、モデルの振る舞いをベンチでの観察結果に合わせることができます。修正したパラメータは出力抵抗とトランスコンダクタンス利得のみで、結果を図4に示します。測定値とモデルが互いにきれいに重なっており、利得が2 dB以上ずれることはなく、位相応答はクロスオーバー周波数にわたって5° (typ)以内またはそれ以下となっています。

図4. ベンチ測定と相関づけしたモデルの両方のパワー段、コンペンセータ段、および全ループの利得と位相(上から下へ)を示すボード線図

測定値とモデル化のボード線図が一致した後、過渡解析へと進みました。ハードウェアでのテストを開始し、負荷電流と出力応答の両方を注意深く測定しました。モデルとベンチの間の差違を可能な限り除去するために、測定した負荷電流を使ってシミュレーション環境内にカスタム電流ソースを作成しました。これによって、理想化された近似ではなく、ハードウェアが経験したものと同じ負荷ステップを使ってモデルをテストすることができました。

この時点で、ボード線図の相関づけが終わり、物理回路とモデル化された回路が提供され、それ以上の作業を必要とせずに過渡応答が一致しました。図1は、シリコン内の変動に備えて、EE-Sim内で使用されるSIMPLISモデルが非常に高精度の応答を提供し、現実の電源の設計とシミュレーションのための高信頼性のツールであることを示す証拠です。

結果の推測

モデルに非常に高レベルの信頼性を確立することで、標準的な電源設計の設計とシミュレーションを行うのみでなく、特定のパラメータを調べることによって部品とシリコンの変動にわたって発生する可能性のある過渡応答を理解することが可能になります。図5はこれを示すもので、負荷容量の±10%の許容誤差、インダクタの±20%の許容誤差、およびエラーアンプのトランスコンダクタンスの±3dBの変動に対して予想される負荷ステップ応答とボード線図を示しています。

図5. インダクタンス、出力容量、およびエラーアンプのトランスコンダクタンスの標準的な変動に対して予想される過渡の範囲と周波数応答

これらの結果は、直感と一致します。出力コンデンサを増大するかまたはインダクタ値を低減すると負荷ステップ後の電圧ドループの大きさが減少しますが、全体的なセトリング時間にはほとんど影響しません。それに対して、エラーアンプのトランスコンダクタンスを増大させると電圧ドループにはほとんど影響しませんが、回復時のリンギングが増大する代わりに公称出力への回復が早くなります。

結論

マキシムの設計ツールを効果的に使用するには、それらを信頼する必要があり、それにはそれらがどのような場合に高精度でどのような場合にそうでないかを確定する必要があります。EE-Sim設計ツールで使用されるSIMPLISモデルに関しては、ベンチのデータとの比較によって、シミュレーション結果がデバイスの予想される振る舞いを反映しているという高度な確信を持てることが示されます。しかし、シミュレーションの本質から、モデルおよびシミュレーションは標準的な値に限定され、最終設計をより完全に表現するには、モデルでは計算に入っていないシリコンの変動の可能性を考慮する必要があります。上記の状況では、補償されたモデルによって予想される過渡ドループ電圧は測定値と数十分の1mV以内で一致しました。しかし、コンデンサやインダクタの変動などの非理想性はドループ電圧の中で±10mV (公称3.3Vの0.3%)の偏位を占めており、シミュレーション時には予想される物理的な部品の変動を理解し対処する必要があることを示しています。

関連情報

｢Online Simulator Validates Buck Converter Output Error Budget Analysis｣