DN-132: 高速電流帰還アンプによる低インピーダンス負荷の制御

はじめに

リニアテクノロジーが提供する3つの電流帰還アンプ(CFA)により、低インピーダンス負荷のドライブを大幅に簡素化することができます。このデザインノートでは、LT®1206LT1207、およびLT1210 CFAの能力を考察し、使用時に遭遇するいくつかの設計上の問題を検討します。これらのCFAは高速であり、高レベルの電流を供給可能です。また、リアクティブ負荷に対する補償が容易で、熱および短絡フォールトから完全に保護されています。表1に電気的特性を要約します。

表1.高速電流帰還アンプの仕様
製品番号 CFAの個数 帯域幅(MHz) 定格出力 電流 (A) 電源電圧 範囲 (V)
スルーレート (V/µs) (NOTE 1) 熱抵抗
 θJA (°C/W) (NOTE 2)
電源電流 (mA) 低電力動作/シャットダウン
LT1206 1 60 0.25 ±5 to ±15 ILIM/CLOAD 
to 900
DD = 25, PDIP = 100 
SO = 60, TO-220 = 5
20 Yes
LT1207 2 60 0.25  ±5 to ±15  ILIM/CLOAD
to 900
SO = 40 2 X 20 Yes
LT1210 1 35 1  ±5 to ±15 ILIM/CLOAD
to 1000
DD = 25,
SO = 40 
TO-220 = 5
30 Yes
Note1:スルーレートは回路構成および容量性負荷に依存する。
Note2:SOパッケージのθJAは、ボード面積5000mm2、厚さ2.5mmのFR4 2オンス銅PCボードにデバイスを実装して測定した値。 

トランス結合負荷のドライブ

伝送ライン信号を昇圧するのにトランス結合が多く使用されます。この方法で増幅される電圧信号は、ローカル電源電圧による制約を受けないので、一般に電圧振幅ではなくアンプの定格電流によって負荷供給電力が制限されます。したがって、トランス結合システムには高出力電流ドライブ能力を備えたアンプが適しています。

図1に、LT1210が100Ωのツイスト・ペアをドライブするADSL用トランス結合アプリケーションを示します。1:3のトランス巻数比により、最大出力時に負荷に1W強の電力を供給できます。抵抗RTは一次側バック・ターミネーションとして働くとともに、大きなDC電流がコイルに流入するのも防止します。全周波数応答は500Hzから2MHzで1dB以内と平坦です。1MHzでの歪みは0.56Wの全出力電力(負荷+ターミネーション)で-70dBc以下であり、2.25Wでは-56dBcに上昇します。RTを取り外すと、アンプの負荷は約11Ωで、最大出力電力は5Wに増加します。この場合は、DCブロッキング・コンデンサを使用してください。

図1.ツイスト・ペア・ドライバADSL(電圧利得は約6、5VP-P入力が最大出力に相当)

図1.ツイスト・ペア・ドライバADSL(電圧利得は約6、5VP-P入力が最大出力に相当)

ブリッジングを使用してトランスに伝達される出力電力を増やすことができます。差動動作は偶数次歪みのキャンセルも促進します。図2に、LT1207をHDSL用ブリッジ・ドライバとして使用した差動アプリケーションを示します。デュアルCFAは利得10に構成され、公称35Ωの負荷インピーダンスに10VP-Pの信号を供給します。出力信号振幅は8MHzの帯域幅全体にわたって平坦です。

図2.HDSL用ブリッジ・ドライバ

図2.HDSL用ブリッジ・ドライバ

容量性負荷のドライブ

表1のデバイスは、大容量のスルーイングに必要な高出力電流と適切な周波数補償を組み合わせたものです。ここで記載するCFAはすべてC-Loadアンプであり、10,000pFまでの容量性負荷に対し安定しています。

やっかいな容量性負荷の好例は、電荷結合デバイス(CCD)用のクロック・ドライバです。これらのデバイスには、電荷貯蔵庫間での光生成ピクセル電荷の伝達を開始するための高精度マルチフェーズ・クロック信号が必要です。クロック信号のノイズ、リンギング、またはオーバシュートを回避しなければなりません。次の2つの問題のために、クロックの生成が複雑になります。すなわち、1) CCDは感知素子(ピクセル)の個数に正比例する入力容量(標準100pF~3300pF)をもつ。2) CCDはロジック電源を越えるクロック振幅を必要とすることが多い。図3の増幅フィルタにより、これらの問題に対処します。LT1207の両方のCFAは、1.6MHzのカットオフ周波数をもつ3次ガウス・ローパス応答に構成されています(1つのセクションのみ示している)。この伝達関数は立上り時間と立下り時間が制御されたクリーンなクロック信号を生成します。図4にCCDイメージ・センサをシミュレートした2つの3300pF負荷をドライブするLT1207の求積法出力を示します。クロック信号にリンギングやオーバシュートがないことがよく分かります。クロック信号の立上り時間と立下り時間は約300nsです。

図3.CCDクロック・ドライバ

図3.CCDクロック・ドライバ

図4.CCDクロック・ドライバ波形

図4.CCDクロック・ドライバ波形

著者

Generic_Author_image

Sean Gold

Generic_Author_image

William Jett