DS2154 - レビジョンA2からD1への移行

レビジョン間の違い

DS2154のA2レビジョンは、0.8μmのCMOSプロセスを使用して製造されています。DS2154のD1レビジョンは、0.6μmのCMOSプロセスを使用して製造されています。

DS2154のA2およびD1のどちらのレビジョンでも、電源投入時のレジスタはランダム状態になります。確実に正しく動作させるためには、すべての内部レジスタを既知の状態にプログラミングする必要があります。これには、テストレジスタを00hに設定することも含まれています。この初期化を行う最も効率のよい方法は、0x00～0xFFのアドレスに0x00を書き込むルーチンを使用することです。

送信側タイミング図

参考のため、TSYNCとフレーム番号、TSYNCとタイムスロット番号、およびTSYNCとTCLK間の送信側タイミングを以下の図に示します。これらの図がA2とD1の両方のレビジョンで同じであることに留意してください(詳細については、DS2154のデータシートを参照してください)。

図1. TSYNCとフレーム番号間の送信側タイミング

図2. TSYNCとタイムスロット(TS)番号間の送信側タイミング

図3. TSYNCとTCLK間の送信側タイミング

DS2154のD1レビジョンにおいて、TCR1.0 = 0 (TSIO = 0)に設定することによって、TSYNCを入力として構成しているとき、E1 SYNC信号がタイムスロット0 (TS0)のMSBと正しく同期されないことがあります。図4は、DS2154のA2レビジョンのTSYNCとTCLK間で想定される有効なタイミング図のスコープ画像です。ただし、この図は、DS2154のD1レビジョンには有効ではありません。

図4. オシロスコープで記録したTSYNCとTCLK間の送信側タイミング

図4は、TCLKとTSYNCの立下りエッジを示しており、これらはほぼ同時に生じています。D1レビジョンでは、入力TSYNCはTCLKの立下りエッジでサンプリングされます。正しいサンプリングを得るためには、ユーザがTSYNCを25ns以上遅延させる必要があります。あるいは、TSYNCのクロックパルスの幅を広げることも可能です。この方法によって、サンプリングの問題を解決することができます。DS2154のA2レビジョンには、TSYNCとTS0の位置を合わせるための立上りエッジ検出器を内蔵しています。DS2154のD1レビジョンでは、単純にTCLKの立下りエッジに合わせてTSYNCをサンプリングします。図5は、TSYNCパルスの幅を広げた後のTCLKとTSYNC間のタイミング図を示しています。

図5. TSYNCパルス幅を広げた後の、オシロスコープで記録したTSYNCとTCLK間の送信側タイミング

結論

DS2154のA2レビジョンをD1レビジョンと置き換えるとき、ほとんどのアプリケーションでは、このタイミング問題は発生しません。ただし、アプリケーションでこの問題が発生した場合には、TSYNCの遅延を25nsだけ増やすか、あるいはTSYNCパルスの幅を広げることをお勧めします。DS2154の動作についてのご質問は、Eメール() またはお電話 (972-371-6555)にてマキシムのTelecommunications Applicationsサポートチームまで英語でお問い合わせください。