MAX9395
ループバック付き、2:1マルチプレクサおよび1:2デマルチプレクサ
1.35GHz fMAX動作保証、ループバック付き、2:1マルチプレクサおよび1:2デマルチプレクサ
製品の詳細
- 250mVの差動出力スイングで1.5GHz動作を保証
- 同時ループバック制御
- ランダムジッタ：2ps(RMS) (max)
- 150mV差動入力に対してAC仕様を保証
- 信号入力はあらゆる差動信号規格に対応
- クロックまたは高速データ用のLVDS出力
- ハイレベル入力フェイルセーフ検出(MAX9394)
- ローレベル入力フェイルセーフ検出(MAX9395)
- 電源電圧範囲：3.0V～3.6V
- LVCMOS/LVTTLロジック入力
MAX9394/MAX9395は、ループバック付2:1マルチプレクサおよび1:2デマルチプレクサから構成されます。マルチプレクサセクション(チャネルB)は2つの低電圧差動信号(LVDS)入力を受け入れ、シングルLVDS出力を生成します。デマルチプレクサセクション(チャネルA)はシングルLVDS入力を受け入れ、2つのパラレルLVDS出力を生成します。MAX9394/MAX9395は、チャネルAの入力をチャネルBの出力に接続し、選択されたチャネルBの入力をチャネルAの出力に接続するループバックモードを備えています。
3つのLVCMOS/LVTTLロジック入力によって、入出力間の内部接続を行います。1つはチャネルB (BSEL)のマルチプレクサ用、残りの2つがチャネルAおよびB (LB_SELAおよびLB_SELB)のループバック制御用です。独立に設けられた差動出力ペアごとのイネーブル入力によって、さらにフレキシブルな使い方が可能になります。
未接続入力の場合やコモンモード電圧が仕様範囲を超えた場合に、フェイルセーフ回路が出力を差動ロー状態に強制します。MAX9394は、HSTL、LVDS、およびその他のGND基準差動入力用のハイレベル入力に対するフェイルセーフ検出機能を搭載しています。MAX9395は、CML、LVPECL、およびその他のVCC基準差動入力用のローレベルに対するフェイルセーフ検出機能を搭載します。
擬似ランダムビットシーケンス(PRBS)のジッタが91psP-P (max)の超低ジッタであるため、タイミングエラーに極めて敏感な高速リンクにおいて信頼性の高い通信を実現することができます。特にこれは、クロック/データリカバリやシリアライザ/デシリアライザを使用するリンクの場合に適用されます。高速スイッチング性能は、1.5GHzの動作と87ps (max)以下のチャネル間スキューを保証します。
LVDS入出力は、TIA/EIA-644 LVDS規格に準拠しています。LVDS出力は、100Ωの負荷を駆動します。MAX9394/MAX9395は32ピンTQFPパッケージで提供され、-40℃～+85℃の拡張温度範囲で動作します。
アプリケーション
- 電話局バックプレーンクロック分配
- DSLAM
- フォルトトレラントシステム
- 高速テレコム/データ通信機器
- 保護スイッチング
ドキュメント
これは最新改訂バージョンのデータシートです。
ツールおよびシミュレーション
IBISモデル 1
最新のディスカッション
max9395に関するディスカッションはまだありません。意見を投稿しますか？
EngineerZone®でディスカッションを始める