DS1005
5タップ、シリコンディレイライン
Viewing:
製品の詳細
- All-silicon timing delay circuit
- 5 taps, equally spaced
- Delay tolerance +2ns or ±3%, whichever is greater
- Leading and trailing edge accuracy
- Low-power CMOS with TTL compatibility
- Vapor phase, IR, and wave-solderability
ドキュメント
これは最新改訂バージョンのデータシートです。
最新のディスカッション
ds1005に関するディスカッションはまだありません。意見を投稿しますか?
EngineerZone®でディスカッションを始める