ADN2807

新規設計には非推奨

クロックおよびデータ再生IC、155/622Mbps、制限アンプ内蔵

データシート (Rev. B) 製品セレクション・テーブル
製品モデル
3
1Ku当たりの価格
価格は未定
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • ジッタの伝達、発生、耐性に対するすべての SONET 条件に適合
  • 量子化感度: 4 mV（typ）
  • 調整可能なスライス・レベル: ±100 mV
  • 特許取得のクロック再生アーキテクチャを採用
  • 信号喪失の検出範囲: 3 mV ～ 15 mV
  • 15/14（7%）のラッパー・レートを含む全レートに対して 1 つのリファレンス・クロック周波数を使用
  • 19.44 MHz、38.88 MHz、77.76 MHz、155.52 MHz の REFCLK を選択可能
  • REFCLK 入力: LVPECL/LVDS/LVCMOS/LVTTL 互換（LVPECL/LVDS のみ 155.52 MHz にて）
  • 外付け水晶発振器と供に使用される 19.44 MHz 発振器を内蔵
  • 非ロック状態の表示
  • 高速テスト・データ向けループバック・モード
  • 出力スケルチ機能およびバイパス機能を装備
  • 単電源電圧動作: 3.3 V
  • 低消費電力: 540 mW（typ）
  • 7 mm × 7 mm の 48 ピン LFCSP を採用
ADN2807
クロックおよびデータ再生IC、155/622Mbps、制限アンプ内蔵
ADN2807-fbl ADN2807 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

アプリケーション・ノート 1

さらに詳しく
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

評価用キット
EVAL-ADN2807
ADN2807 Evaluation Board

最新のディスカッション

adn2807に関するディスカッションはまだありません。意見を投稿しますか？

EngineerZone®でディスカッションを始める

最近表示した製品