WCJ-006 FPGA時代の高速データ・コンバータのクロッキング

FPGAが、そしてデジタル信号処理自体が高速になるにしたがい、ミックスド・シグナルでのデータ・コンバータ設計で注意すべき点が増えてきます。意外と注意が払わられないこと、そして概念の理解が難しいことのひとつが「クロッキング」の問題ではないでしょうか。

このセッションでは、クロック・ジッタの考え方を時間ドメイン・周波数ドメインから理論的な視点も含めて詳しく説明し、ミックスド・シグナルでのシステム・クロッキングに対する適切な設計アプローチを詳しく説明し、また最適な製品などもご紹介します。