ノイズの影響を受けやすいアナログ／RF回路を低ノイズLDOによって改善

---

従来の低ドロップアウト（LDO）リニア・レギュレータは、電圧制御発振器（VCO）、位相ロック・ループ（PLL）、A/Dコンバータ（ADC）、D/Aコンバータ（DAC）などのノイズの影響を受けやすいアナログ／ミックスド･シグナル回路に使用するには必ずしも十分なレベルの低ノイズとはいえません。とはいえ、LDOによって低ノイズ、高速過渡応答、高い電源電圧変動除去比、小型化といった重要な性能特性を改善できるため、こうした回路にLDOは不可欠です。

アナログ部品はデジタル・デバイスよりノイズの影響を受けやすいため、アナログ環境で使用するLDOの場合、低ノイズという特性が特に重要です。アナログLDOのノイズ条件は、主に無線インターフェース条件、すなわちレシーバやトランスミッタに損傷を与えず、オーディオ・システムでポップやハムが発生しないという条件が決め手になります。無線接続は非常にノイズの影響を受けやすく、ノイズが信号に干渉するとレシーバの感度が低下するおそれがあります。外部フィルタやバイパス・コンデンサを追加すれば、ノイズを低減できますが、コストが増大し、PCBソリューションのサイズが大きくなります。

幸いにして、ノイズの低減や電源ノイズの除去は、LDOの内部設計を工夫し、細心の注意を払うことによっても可能です。ここでまず、LDO技術を簡単に説明しておきましょう。LDOは、広範な負荷電流と出力電圧範囲において規定の出力電圧を維持するために使用します。これには入力と出力の電圧差がごくわずかな場合も含まれますが、ドロップアウト電圧と呼ばれるこの電圧差には200mAでわずか80mVという低電圧の場合もあります。LDOは、電圧リファレンス、誤差アンプ、帰還分圧器、パス・トランジスタで構成されます。出力電圧はパス・トランジスタを通じて出力から送信され、そのゲート電圧は誤差アンプが制御します。誤差アンプはリファレンス電圧と帰還電圧を比較し、その電圧差を増幅して誤差電圧を小さくします。

 

 

図１．3つの電源を必要とする代表的なVCO+PLL

 

ノイズの影響を受けやすいデバイスの一例として、ADF4350A VCO+PLLを考えてみましょう。このデバイスは、図1に示すように3つの電源を必要とします。各電圧領域の最大電源電流は以下のとおりです。

Vdd = AVdd + DVdd + SDVdd + Vp = +3.3V
DIdd + AIdd + SDIdd + Ip = 27mA max
Vout = +3.3V
IRFOUT(A+/A-) = 26mA max
IRFOUT(B+/B-) = 26mA max
合計：52mA max
Vvco = +3.3V
Ivco + Ioutdiv = 86mA max

 

図２．従来型のLDO、低ノイズLDO、AAバッテリの出力ノイズ

 
ADP150などの低ノイズLDOは、ノイズ・バイパス・コンデンサを使用しなくても超低ノイズ性能を発揮するため、高精度アナログ回路の電源として大変優れています。超低ノイズLDOのADP150は10Hz～100kHzで出力ノイズを9μmV に制限し、電源電圧変動除去比（PSRR）も70dBと優れており、低消費電力が要求されるアナログ回路に最適です。図2に示すように、ADP150は従来のLDOの1/3の出力ノイズ・レベルで、AAバッテリとほぼ同程度のクリーンな電力を供給します。
低ノイズLDOでVCO+PLLに給電するには、どのような構成が一番良いでしょうか？ LDOが低減する電圧は熱として発散されるため、温度に対する配慮が重要です。1個のLDOで十分な電力が得られる場合でも、熱の問題に対処するために温度管理用に複数のデバイスを使用しなければならないことがあります。ここで、LDOを1個だけ使ってADF3450AのVvco、Vdd、Voutに電力を供給する場合の温度の上昇を計算してみましょう。
1個のLDO、Vin =5.2V、Vout =3.3Vの場合
Itot= 79 mA+86 mA =165 mA
Pd = (Vin-Vout) × Itot = (5.2V – 3.3V) × 0.165mA = 0.313W
Theta JA = 152°C/W
温度上昇 = Theta JA × PD = 152°C/W × 0.313 W = 47.65°C
ジャンクション温度 = 温度上昇 + 周囲温度 = 47.65°C + 85°C = 132°C
2個または3個のLDOの場合は、上記の計算を繰り返します。表1に計算結果を示します。

 表1

Number of LDOs	Vvco	Vdd	Vout
1	Temp rise – 47.65°C Junction temp = 85°C + 47.65°C = 132°C
2	Temp rise = 24.5°C Junction temp = 85°C+24.5°C=109.5°C	Temp rise = 22.8°C Junction temp = 85°C+24.5°C=107.8°C
3	Temp rise = 24.5°C Junction temp = 85°C+24.5°C=109.5°C	Temp rise = 8.0°C Junction temp = 85°C+8.0°C=93.0°C	Temp rise = 15.0°C Junction temp = 85°C+15.0°C=100.0°C

表1からわかるように、1個のLDOでは125°CというLDOの最大動作ジャンクション温度を7°C上回ってしまうため、VCO+PLLへの給電は正しく行われません。これに対し、LDOを2個にすると最大ジャンクション温度が109.5°Cに低下し、許容できる熱性能を実現できます。ところが、上表に示すようにLDOを3個にしても、最大ジャンクション温度は109.5°Cと変わらず、温度上のメリットが増すことはありません。 

 

図3. LDO 2個および3個でVCO+PLLに給電した場合の位相ノイズの比較

また、図3に示すように、VCO+PLLの給電に使用するLDOが2個の場合も3個の場合もノイズ性能は同じです。

超低ノイズLDOを使用することによって、受動部品の選択が大きく変わります。革新的な設計技術を利用することによって、バイパス・コンデンサを追加しなくても優れたノイズ性能を実現できます。ADP150は、スペースに制約のある高性能アプリケーションの条件を満たすために小型の0402または0603 1Fセラミック入出力コンデンサとの使用に最適化されています。

出力コンデンサの実効直列抵抗（ESR）がLDO制御ループの安定性に影響する点については、注意する必要があります。安定性を確保するために、電圧および温度の全範囲で最小容量を1µFとし、ESRを1Ω以下にすることを推奨します。負荷電流の変化に対する過渡応答も、出力コンデンサに左右されます。大きな値の出力コンデンサを使用すれば、大きな負荷電流の変化に対するLDOの過渡応答が改善します。
VINとGNDの間に1µFのコンデンサを配置することによって、PCBレイアウトによる回路への影響が小さくなり、特に長い入力パターンや高いソース・インピーダンスによる影響を受けなくなります。1µFを超える出力コンデンサが必要な場合は、入力コンデンサも大きくして出力コンデンサと釣り合うようにします。
アナログ部品のほうがノイズの影響を受けやすいため、アナログ環境でLDOを使用する場合は低ノイズという特性が重要です。新世代の低ノイズLDOは革新的な回路トポロジーによって超低ノイズ性能を実現しており、ノイズの影響を受けやすいアナログ／RFアプリケーションに最適です。この記事でご紹介した例に示すように、低ノイズLDOはPLL出力位相ノイズを大幅に低減することができます。

エンジニア執筆記事一覧へ

ページトップへ