FAQ
AD7714 - FAQ
How do I get the best performance from the AD7714, AD7715 ADC?
The AD7714, AD7715 Sigma Delta ADC's performance considerations.
コンバータのアナログ部とデジタル部の分離
Q： 回路のアナログ部とデジタル部分離したいと考えています。 アナログ用とデジタル用で全く別の電源を用意し、コンバータのREF+、REF–、 AINはアナログ電源に、VDD／GND／通信インターフェースはデジタル電源に、というような配線をしても問題ないでしょうか。
A： VDDはアナログ電源とすることをお勧めいたします。またREF+／REF–／AINにはGND – 0.3V ≤ (REF+, REF–, AIN) ≤ VDD+0.3Vの制限がありますので、別電源とした場合、この制限を越える状態が発生しないように注意してください。
What are the calibration options on the AD7714, AD7715 ADC?
AD7714,AD7715 Sigma Delta ADC Calibration Options.
How do I use the serial interface on the AD7714, AD7715 ADC?
Using the AD7714, AD7715 ADC serial interface.
What Architecture is used in the AD7714, AD7715 ADC?
The AD7714, AD7715 ADC Archetecture.
変換とデータ出力が同時の場合、出力されるデータは？
Q： たとえばAD7898をMODE-1で使用した場合、外部クロックで変換とデータ出力が同時に行われますが、このとき出力するデータは今変換しているデータか、それとも前回変換したデータなのでしょうか。
A：
Mode1では確かに変換とデ－タの読み出しを同時に行えますが、ADCの基本としては、変換が完全に終了するまでは、正しいデ－タが、内部のレジスタには収まりません。
よってAD7898のMode0のような、変換、終了、デ－タ読み出しといった一連の動作には変わりありません。
さて、Mode1では、変換とデ－ダの読み出しを同時に行うことで、より高速に動作されることができます。
しかしながら、基本動作はMode0の考え方と同じですから、変換したデ－タは変換終了後ADC内部の出力レジスタに格納されます。
その次のCSが立下り（次の変換動作）になったとき、内部に格納された変換デ－タが出力されます。
ADコンバータのAGNDとDGND
Q： ADコンバータのピンにアナログ・グランド（AGND）とデジタル・グランド（DGND、OGNDあるいはDRGND）がありますが、これらのピンは内部で分離されているのでしょうか。
A： チップ上の回路ブロックごとに配線は分離されていますが、必ず内部ではダイオードの相互接続でつながっています。従いましてこれらのグランド間では、通常±0.3V以上の電位差を持ってはいけません。
初期化後の動作待ち時間は？
Q： 初期化後、DRDY信号が正常に動作するまでの待ち時間は必要でしょうか？ また、必要な場合は、その時間計算方法を教えてください。常に動作するまでの待ち時間は必要でしょうか？ また、必要な場合は、その時間計算方法を教えてください。
A： 初期設定で設定されたデジタルフィルター設定に応じ、ADCの出力更新レートが決定されます。ですので、そのデジタル・フィルタの応答時間によって待ち時間が変わってきます。詳細は、AD7714英語データシートFilter Register の項目、及びDIGITAL FILTERING の項目をご確認ください。
群遅延の計算方法
Q： AD7714英語データシートに記載されている群遅延の計算式がよく分からないのですが、-3π×(480×f/2.4576 MHz/128)ということでしょうか？式中の「ｆ」は、何でしょうか？
A： 群遅延の計算式の中の「ｆ」は、入力信号の周波数です。計算式は、-3π×(480×f/2.4576 MHz/128)となります。
完全差動型のADCをシングルエンドのアナログ入力信号で駆動したい
Q： 完全差動型のADCでは、データシートによると、シングルエンドのアナログ入力信号の場合は、差動変換ドライバの使用が推奨されています。シングルエンド信号を直接A/Dコンバータ入力端子（IN+）に接続した場合、ADCコードはどのようになりますか？（2の補数で出力されないのでしょうか？）
A： 完全差動型の入力構成で設計されているADC、たとえばAD7690では、本来はシングルエンド入力信号に対しての使用を推奨する製品ではありません。AD7690のデータシートにもありますようにコモンモード入力レンジはVref/2までしかなく、仮に"-入力"をGNDに接続して+側にシングルで入力した場合、5Vリファレンス使用時に、入力信号電圧2.5Vまでしか精度が保証されません。基本的にADC内部で信号がシングルか差動かを判別するロジカルな機能はなく、出力データフォーマットは一定です。
未使用ロジック入力は？
Q： /CONVSTやALERT、/BUSY信号を使用しない場合の処理を教えてください。
A： 未使用ロジック入力はノイズの影響でエッジが発生することを避けるためPull upなどでLOGIC high固定してください。
ステップ応答のセトリングは？
Q： AD7714のステップ応答の遅れ、セトリング時間について教えて下さい。
A： 出力のセトリング時間はSYNCで同時を取った場合には、3データ変換時間となります。 同期を取らない場合には、変換動作の途中で入力が切り替わる可能性がありますので、4データ変換時間となります。
What are some general design considerations when using the AD7714, AD7715 ADC?
AD7714, AD7715 general design considerations.
複数入力を持つADコンバータのデータ読み出しの考え方
Q： 例えばAD7798の変換速度 500SPS（470SPS）を使って 搭載された3CH分の変換を行いたいのですが シングル変換 連続変換 連続読み出しのどれを使っても 500SPS（2mSEC）以上の周期が掛かってしまいます。 tSETTLE（ms）の影響かもしれませんが ADCの読み出しソフトの作り方で、何か良い変換シーケンス等はありますか？ 現在、AD7798はマイコンのSPIに接続し SCLK5MHz （200nSEC）で 読み出しを行っています。
A： 一般的なシグマデルタＡＤコンバータは、内部モジュレータとそのあとのデジタルフィルターの関係で、ステップ入力に対しどうしても一定のセトリング時間を必要とします。アナログスイッチで入力の信号を切り替えたとき、この入力はステップ信号となり、それを正確にトラッキングするために、セトリング時間が必要になります。例示されたAD7798の場合５００Hzのレートで4mSかかります。したがってスイッチを切り替えてから4mS以上たたなければ、正確な変換結果が得られません。しかしデータレートそのものは５００Hzで出力されるので、これを読み取るデジタル側は、２ｍSより高速に動作します。SCLKは最速でで200nS / サイクルで動作しますので、16ビット読み出しには3.2uS、8ビット書き込みであればその半分で可能です。前後のセットアップやホールド時間、余裕時間を入れても1サイクル5uSで可能です。同じchを連側変換するのであれば、2mSで十分可能です。しかし各chを変換ごとにスキャンするなど、入力を切りかえる動作をした場合は、内部のアーキテクチャ上mS単位のセトリング時間がかかります。この切り替えによるchスキャンを行いたいときは、より高速のシグマデルタADCを使用するか、FastSettlingの機能がついたシグマデルタ（例：AD7731 など）、あるいは入力切り替えに制約のない逐次比較型のADCを使う必要があります。あるいはシグマデルタを3ｃｈ使用して常時同じchの変換を行い、データの読み取り側で処理するなどの方法が考えられます。