FAQ

AD7656 - FAQ

コンバータのアナログ部とデジタル部の分離

Q：  回路のアナログ部とデジタル部分離したいと考えています。 アナログ用とデジタル用で全く別の電源を用意し、コンバータのREF+、REF–、 AINはアナログ電源に、VDD／GND／通信インターフェースはデジタル電源に、というような配線をしても問題ないでしょうか。

A：  VDDはアナログ電源とすることをお勧めいたします。またREF+／REF–／AINにはGND – 0.3V ≤ (REF+, REF–, AIN) ≤ VDD+0.3Vの制限がありますので、別電源とした場合、この制限を越える状態が発生しないように注意してください。

A/Dコンバータの変換速度と入力周波数の関係は？

Q：  ± A/Dコンバータのスペックを見ると入力帯域と変換速度が異なりますが、これらはどのような関係なのですか？

A：   A/Dコンバータの入力周波数帯域は、アンチエリアスフィルタを付けないでAD変換を行ったときにコンバータがサンプリングできるアナログ信号の帯域です。従ってサンプリング周波数の1/2以上の帯域を持つコンバータは、フィルタが無ければこの帯域にある信号を1/2帯域内に折り返してきます。逆に高い周波数に信号を低いサンプリング周波数で変換し、信号の折り返しイメージをデジタルフィルタで取り出す目的で、このようなA/Dコンバータを使う場合があります。これをアンダーサンプリングとよびます。

完全差動型のADCをシングルエンドのアナログ入力信号で駆動したい

Q：  完全差動型のADCでは、データシートによると、シングルエンドのアナログ入力信号の場合は、差動変換ドライバの使用が推奨されています。シングルエンド信号を直接A/Dコンバータ入力端子（IN+）に接続した場合、ADCコードはどのようになりますか？（2の補数で出力されないのでしょうか？）

A：   完全差動型の入力構成で設計されているADC、たとえばAD7690では、本来はシングルエンド入力信号に対しての使用を推奨する製品ではありません。AD7690のデータシートにもありますようにコモンモード入力レンジはVref/2までしかなく、仮に"-入力"をGNDに接続して+側にシングルで入力した場合、5Vリファレンス使用時に、入力信号電圧2.5Vまでしか精度が保証されません。基本的にADC内部で信号がシングルか差動かを判別するロジカルな機能はなく、出力データフォーマットは一定です。

未使用ロジック入力は？

Q：   /CONVSTやALERT、/BUSY信号を使用しない場合の処理を教えてください。

A：   未使用ロジック入力はノイズの影響でエッジが発生することを避けるためPull upなどでLOGIC high固定してください。

デカップリングコンデンサの静電容量

Q：   デカップリングコンデンサの静電容量についてですが、データシートの図28の代表的な接続図では1μFを取付けています。AVCCの合計静電容量は、少なくとも1μF以上と考えればいいでしょうか。またデカップリングコンデンサの静電容量についてですが、データシートの図28の代表的な接続図では1μFを取付けています。AVCCの合計静電容量は、少なくとも1μF以上と考えればいいでしょうか。

A：   電源デカップリングのかなめは、各電源入力ピンにおけるACインピーダンスを如何に小さくするかということです。特に高速あるいは高精度の回路では、複数の電源入力ピンを持ち、それぞれが十分に低ACインピーダンスとなるようデカップリングされる必要があります。従って合計の静電容量というより、如何に各ピンでの配線が短く、低インダクタンスにするかという、広い周波数帯域に渡り低インピーダンスを保つことに重点が置かれます。そのためAD7656のようなデバイスでは各ピンごとにそれぞれカップリングをする必要があります。パラレルにコンデンサをつける意味は、各周波数でのインピーダンスを下げる意味があり、片方だけでは必要な帯域をカバーできないからです。面倒ですが、最高性能を引き出すためには、各電源ピン毎にデカップリングしてください。

同じサンプリングポイントでの３軸の変換データをの読み出し方

Q：   3軸の加速度データは、デジタル値として3個の内部レジスタに自動更新されますが、ひとつのデータを読み出している時にほかのレジスタが更新されて、同じサンプリング・タイミングのデータとならないことが起きるのでしょうか。

A：   シングル・バイト読み出しモードで行う場合は、1つの読み出し動作が終了した後での次の読み出し動作が開始されまでの間に新しいデータが出力される可能性があるため、データ間の時間的な同期が確保できないことがあります。データの時間的な同時性を確保する場合は、マルチ・バイト読み出しモードでデータを取得することお薦め致します。

リセットのパルス幅は最小どれぐらい

Q：   リセットのパルス幅は最小どれぐらい必要なのでしょうか。

A：   リセットパルスは、最小で200ｎSです。

電源シーケンス、電源順序

Q：   AD7656BSTZの電源電圧の絶対最大定格について質問いたします。VDD to AVCCは,AVCC-0.3V to16.5Vとなっていますが、これによるとVDDはAVCCより先に立ち上げる必要があるということでしょうか。 またDVCC to AVCCは-0.3V to AVCCは0.3Vとなっていますが、やはりDVCCはAVCCの後から立ち上げる必要があるということでしょうか。

A：   VDDはAVCCより先に立ち上げる必要があります。　 またAVCCはDVCCより先に立ち上げる必要があります。
電源立ち上げ時　VDD →　AVCC　→　DVCC
電源立ち下げ時　DVCC　→　AVCC　→　VDD

リセットパルス入力中のCONVERTピン

Q：   リセットのパルス入力中、CONVERT入力ピンはどのようにするのですか。

A：   リセット入力中は、Hに保持してください。