MAX3892

クロック合成付き、+3.3V、2.5Gbps/2.7Gbps、SDH/SONET 4:1シリアライザ

データシート (Rev. 6)
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • +3.3V単一電源
  • 消費電力：455mW
  • 最大ジッタ生成：1.4psRMS
  • 4 x 4ビットFIFO入力バッファ
  • 622Mbps/666Mbpsパラレルを2.5Gbps/2.7Gbpsシリアルに変換
  • 622MHz/667MHz、または311MHz/333MHzクロック入力
  • 内蔵クロックシンセサイザ
  • 複数のクロックリファレンス周波数：
    • (622.08MHz、155.52MHz、77.76MHz、38.88MHz)または(666.51MHz、166.63MHz、83.31MHz、41.66MHz)
  • LVDSパラレルクロックおよびデータ入力
  • CMLシリアルデータおよびクロック出力
  • システムループバック試験用追加CML出力
MAX3892
クロック合成付き、+3.3V、2.5Gbps/2.7Gbps、SDH/SONET 4:1シリアライザ
MAX3892：標準動作回路
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

信頼性データ 1

アプリケーション・ノート 1

技術記事 3

さらに詳しく
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

IBISモデル 1

最新のディスカッション

max3892に関するディスカッションはまだありません。意見を投稿しますか？

EngineerZone®でディスカッションを始める

最近表示した製品