设计、搭建、测试
图示的电路板已装配完成且经过测试。

概览

设计资源

设计与集成文件

  • 原理图
  • PCB布局
  • 物料清单(BOM)
下载设计文件 594.9 K

评估硬件

产品型号带"Z"表示符合RoHS标准。评估此电路需要下列选中的电路板

  • MAXREFDES44# ($26.20) Secure Authentication Design with 1-Wire ECDSA and Xilinx Zynq SoC
查询库存和在线购买

描述

概述

MAXREFDES44#是一款基于1-Wire®的身份验证参考设计,旨在保护IP并对Xilinx Zyn FPGA的外设进行身份验证。使用提供的示例代码,系统借助DS28E35执行不对称质询-响应序列,以确保模块、外设或子系统的真实性。DS28E35通过Maxim Integrated的1-Wire总线进行通信。MAXREFDES44#配备了Pmod连接器,可使用Avnet MicroZed板进行即时测试。这种简单设计便于快速集成到任何需要通过非对称ECDSA算法进一步提高安全性的外设中。

更多信息,请参阅“详情”标签页。可从“设计资源”标签页下载设计文件,包括原理图、PCB文件和物料清单(BOM)。在签署保密协议后,可根据要求提供固件。

注:对MAXREFDES44#进行编程需要单独购买DS28E35EVKIT#。

优势和特点

特征

  • ECDSA安全认证
  • 1-Wire接口
  • 源代码示例
  • Pmod兼容规格

竞争优势

  • 强加密安全认证
  • 带硬件加速,实现快速性能
  • 外设安全认证不要求VCC引脚

所用产品

详情

简介

智能工厂以及工业和医疗应用采用了现代SoC的灵活性和高性能。随着这些系统的互联程度越来越高,安全性成为保护知识产权、跟踪产品生命周期和防止假冒的重要功能。MAXREFDES44# 是一款基于1-Wire的非对称身份验证参考设计,旨在对Xilinx SoC的外设进行身份验证。公钥存储在Xilinx SoC上,从而无需安全秘密存储位置,而私钥则使用DeepCover®技术存储在DS28E35上。使用提供的示例代码,SoC与DS28E35执行质询响应序列,以确保模块、外设或子系统的真实性。DS28E35通过1-Wire总线进行通信,提供标准通信接口。MAXREFDES44# 硬件(如图1所示)配备了Pmod兼容连接器,可使用Avnet MicroZed评估套件立即进行测试。这种简单设计便于快速集成到任何需要通过非对称ECDSA算法进一步提高安全性的外设中。

硬件详细说明

图2显示了该系统设计的简要实现方案。系统要求:

  • 在处理系统(PS)中的ARM® Cortex® A9处理器上运行Cheyenne 'C' 代码
  • 在可编程逻辑(PL)中运行加密安全伪随机数生成器(CSPRNG)
  • PC连接到RS-232端口(USB UART)
  • MAXREFDES44#带DS28E35和680Ω上拉电阻

Figure 2. System design block diagram.

图2.系统设计框图。


硬件

该参考设计的硬件设置如下:

  • 配备1GB RAM的PC
    • www.xilinx.com/design-tools/vivado/memory.htm
  • Avnet MicroZed(通过Avnet单独购买)
  • Maxim DS28E35外设模块(可购买MAXREFDES44#)
    • 可在“设计资源”标签页下载原理图、BOM和PCB Gerber
  • USB-A转USB-micro B电缆
  • Xilinx平台电缆USB
  • DS28E35EVKIT#(第二代,带DS2475,可单独购买)仅用于编程

软件

该参考设计的软件要求如下:


固件详细说明

存档的Vivado项目“MAXREFDES44.xpr.zip”包含PS和PL的所有详细信息。该存档具有基本的Zynq配置,其中包含Avnet的MicroZed Board Definition for 2014.2以及添加安全所需的CSPRNG的其他修改。Avnet的MicroZed Board Definition for 2014.2可在其MicroZed网站的文档部分找到。图3为设计框图,该设计位于“\MAXREFDES44.xpr\MZ_Zynq_HW”路径下,名为“MZ_Zynq_HW.xpr”。


Figure 3. Block diagram of Zynq.

图3.Zynq的框图。


PS和PL配置框图如图4所示。


Figure 4. PS-PL configuration block diagram.

图4.PS-PL配置框图。


本参考设计中使用的基本MIO配置是UART和GPIO接口,如图5所示。UART 1用于与终端程序通信,以便在MIO48 (tx)和MIO49 (rx)上输出外部打印语句。GPIO与MIO15 (1-Wire)和EMIO GPIO相连,宽度为1,用于与CSPRNG (rng_top_0)的内部连接。所有其他MIO配置都是Avnet MicroZed Board Definition中的默认设置,本参考设计未使用这些设置。


Figure 5. Block diagram of the Zynq MIO configuration.

图5.Zynq MIO配置框图。


时钟配置设置为使用Avnet的MicroZed板定义默认值,但FCLK_CLK0信号已使能并用于提供CSPRNG,如图6所示。


Figure 6. Block diagram of the Zynq clock configuration.

图6.Zynq时钟配置框图。


CSPRNG是具有两个不同周期的两个环形振荡器的输出的异或,并由FCLK_CLK0信号进行采样以生成随机数。由于存在两个环形振荡器,因此会在PL中产生组合环路,在构建设计时通常会出错。为避免出错并提出警告,在运行完整设计之前,应在tcl控制台中运行tcl文件“project_setup.tcl”。该文件可在“/MAXREFDES44/MZ_Zynq_HW”路径下找到。

快速入门

设备要求:

  • 带两个USB端口的Windows® PC
  • MAXREFDES44#板
  • MAXREFDES44#支持的平台(即MicroZed套件)
  • MAXREFDES44#支持的平台(即MicroZed套件)
  • DS28E35EVKIT#(第二代,带DS2475)

下载并仔细阅读MAXREFDES44#快速入门指南,按照说明执行每个步骤。

1-Wire和DeepCover是Maxim Integrated Products, Inc.的注册商标。
ARM是ARM Limited的注册商标和注册服务标志。
Cortex是ARM Limited的注册商标。
Eclipse是Eclipse Foundation, Inc.的商标。
超级终端是Hilgraeve, Incorporated的注册商标。
MicroZed是Avnet, Inc.的商标。
Pmod是Digilent Inc.的商标。
Vivado和Zynq是Xilinx, Inc.的注册商标。
Windows是Microsoft Corporation的注册商标和注册服务标志。
Xilinx是Xilinx, Inc.的注册商标和注册服务标志。

文件和资源

支持与培训

搜索我们的知识库,获取技术问题答案。我们专门的应用工程师团队也会随时为您解答技术问题。