Σ-Δ型ADC指南

交互式图形工具,显示理想Σ-Δ型ADC的行为。

指令 | 相关信息


 


指令

小应用程序内的框图显示基本的一阶Σ-Δ型调制器。 更为复杂的器件可能具有多个调制器和积分器,但也许会掩盖Σ-Δ原则。

Σ-Δ调制器操作

输入电压VIN首先与反馈DAC的输出相加。 该加法操作可通过开关电容电路来完成,此电路可累积电容加法节点上的电荷。 然后,积分器将此加法节点的输出与其上一次积分运算所得的存储值相加。 若积分器输出大于或等于0 V,则比较器输出逻辑1;若小于0 V,则输出逻辑0。 1位DAC将比较器输出回送到加法节点: 逻辑1为+VREF,逻辑0为-VREF。该反馈尝试将积分器输出保持为0,方法是使比较器的1和0输出与模拟输入相等。

随后,对1和0数字流进行数字滤波处理(此处未显示),产生较慢的多位样本流。 相比数字滤波器的最终输出速率,Σ-Δ型调制器环路通常运行在高很多的频率下。 例如,输出数据速率为2 kHz的转换器其调制器环路频率可能超过2.5 MHz。

如何使用这款工具

在下方的输入框内输入ADC基准电压。 ADC将会转换+/- VREF之间的输入电压。 该演示将输出全1(+VREF输入)和全0(-VREF输入)。然而,一个真实的ADC将通过内部调整来限制所允许的1和0密度,使其最小值位于10%左右。

在VIN框中输入待转换电压。 注意: VIN和VREF只能在指南开始时改变,因此您可能需要点击开始按钮才可输入新的数值。

点击 下一步 按钮,进入下一步。 每一步都会更新框图,显示各模块的当前输出。

若要查看指南上一步的输出,请点击上一步按钮。

若要让指南前进512个完整的调制器环路,请点击后512个环路按钮

示例

使 VIN=1.0V, VREF=2.5V.

比较器输出为: 1, 0, 1, 1, 1, 0, 1, 1.

这表示8个输出中的6个为1,即输出为满量程的75%。

允许的输入范围为-2.5至+2.5 (+/-VREF),因此范围为-2.5至+2.5。

若输入为1.0 V,则输入位于5.0 V范围下限以上3.5 V,或满量程的70%。

若继续循环,则上述输出流的1密度将越来越接近70%。

检测此趋势时,数字滤波器要比简单的计数1方式好得多。


故障排除

目前针对输入无范围检查。

需要最新版本的Java应用程序插件以运行此设计工具。 最新版本可在此处下载。
要启用基于浏览器的Java应用程序,请阅读我们的常见问题解答


相关信息

An-607: 选择一个低带宽Σ-Δ型ADC