DS1005

5抽头硅延迟线

数据手册 (Rev. 1)
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
Viewing:

产品详情

  • All-silicon timing delay circuit
  • 5 taps, equally spaced
  • Delay tolerance +2ns or ±3%, whichever is greater
  • Leading and trailing edge accuracy
  • Low-power CMOS with TTL compatibility
  • Vapor phase, IR, and wave-solderability
DS1005
5抽头硅延迟线
pdp-image-unavailable
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目
提问

参考资料

数据手册 2

可靠性数据 1

技术文章 1

了解更多
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目

最新评论

需要发起讨论吗？ 没有关于 ds1005的相关讨论？是否需要发起讨论？

在EngineerZone®上发起讨论

近期浏览