DS1004

5抽头、高速硅延迟线

数据手册 (Rev. 1)

Viewing:

产品详情

All-silicon timing delay circuit
5 delayed clock phases per input
Input to Tap 1 delay set at 5ns
Taps 2-5 delay range: 2, 3, 4, or 5ns
Nominal delay tolerances of ±1.5ns
Same accuracy for leading and trailing edges
Low-power CMOS with TTL compatibility
Vapor phase, IR, and wave solderable

参考资料

数据手册 2

DS1004: 5-Tap High-Speed Silicon Delay Line Data Sheet (Rev.1) 09/25/2000

DS1004: 5抽头、高速硅延迟线 Data Sheet 01/01/1900

可靠性数据 1

DS1004 Reliability Data 01/12/2023

技术文章 1

Delay Lines Comparison 12/10/2002

这是最新版本的数据手册

最新评论

需要发起讨论吗？没有关于 ds1004的相关讨论？是否需要发起讨论？

在EngineerZone®上发起讨论

近期浏览