AD9575

推荐新设计使用

双路输出网络时钟发生器

数据手册 (Rev. A) 产品选型表
产品模型
2
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
Viewing:

产品详情

  • 完全集成的VCO/PLL内核
  • 均方根抖动：0.39 ps（12 kHz至20 MHz，156.25 MHz）
  • 均方根抖动：0.15 ps（1.875 MHz至20 MHz，156.25 MHz）
  • 均方根抖动：0.40 ps（12 kHz至20 MHz，106.25 MHz）
  • 均方根抖动：0.15 ps（637 kHz至10 MHz，106.25 MHz）
  • 输入晶振频率：19.44 MHz、25 MHz或25.78125 MHz
  • 针对33.33 MHz、62.5 MHz、
    100 MHz, 106.25 MHz, 125 MHz, 155.52 MHz, 156.25 MHz,
    159.375 MHz, 161.13 MHz, 和312.5 MHz输出，提供引脚可选的分频比
  • LVDS/LVPECL/LVCMOS输出格式
  • 集成环路滤波器
  • 4.4 mm × 5.0 mm TSSOP封装，节省空间
  • 欲了解更多特性，请参考数据手册
AD9575
双路输出网络时钟发生器
AD9575 Functional Block Diagram AD9575 Pin Configuration
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目
提问

参考资料

数据手册 1

常见问题 1

了解更多
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目

评估套件
EVAL-AD9575
AD9575 评估板

最新评论

需要发起讨论吗？ 没有关于 ad9575的相关讨论？是否需要发起讨论？

在EngineerZone®上发起讨论

近期浏览