AD9572

推荐新设计使用

光纤通道/以太网时钟发生器IC,PLL内核,分频器,7路时钟输出

产品模型
6
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许,也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。

Viewing:

产品详情

  • 完全集成的双VCO/PLL内核
    均方根抖动:167 fs(0.637 MHz至10 MHz,
    106.25 MHz)
    均方根抖动:178 fs(1.875 MHz至20 MHz,
    156.25 MHz)
  • 均方根抖动:418 fs(12 kHz至20 MHz,
    125 MHz输入晶振或25 MHz时钟频率)
  • 针对106.25 MHz、156.25 MHz、33.33 MHz、100 MHz、125 MHz提供预设分频比
  • 可选择LVPECL或LVDS输出格式
  • 集成环路滤波器
  • 参考时钟输出副本
  • 通过绑定引脚配置速率
  • 节省空间的6 mm × 6 mm、40引脚LFCSP封装
  • 功耗:0.71 W(LVDS工作方式)
  • 功耗:1.07 W(LVPECL工作方式)
  • 3.3 V 工作电压
AD9572
光纤通道/以太网时钟发生器IC,PLL内核,分频器,7路时钟输出
AD9572-FBL AD9572-PC
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目
提问

参考资料

了解更多
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目

工具及仿真模型


评估套件

EVAL-AD9572
AD9572 评估板

最新评论

需要发起讨论吗? 没有关于 ad9572的相关讨论?是否需要发起讨论?

在EngineerZone®上发起讨论

近期浏览