提升汽車應用的速度與效率

作者：ADI 資深總監Jon Wallace, Senior Director、資深工程師Issac Siavashani，以及研究員Alexandr Ikriannikov


摘要

隨著ADAS與其他高電流應用在汽車領域廣泛發展，相關GPU與ASIC的算力也隨之大幅增加，這也使電壓調節器在處理嚴苛負載時面臨額外的效能壓力，因為不僅電流增加，瞬態幅度也變得更大且更快。與此同時，對效率的期待也持續攀升，而負載電壓亦降低至1V 以下以達到更好的熱管理，同時促成先進的半導體製程以達到更高的時脈。低負載電壓會成比例地減緩卸載負載的瞬態變化，進而導致旁路電容大幅提升，而電壓容差與瞬態規格也會限縮。這裡的重點是ADI的專利型耦合電容能支援最快的電流變化速率，同時讓電流漣波最小化，並以精巧的解決方案尺寸支援高效率。

介紹

高電流、低電壓的應用通常會採用多相降壓轉換器拓撲來調降電壓。這種多相降壓元件能運用傳統分立式電感(DL)，如圖1a所示，或耦合電感(CL)，如圖1b所示。在耦合電感方面，線圈繞組會進行磁耦合，進而提供抵銷電流漣波的效益。1–6

Figure 1. Multiphase buck converter with (a) discrete inductors and (b) coupled inductors.
圖1 多相降壓轉換器，包含(a)分立電感以及(b)耦合電感

汽車ADAS應用所面臨的挑戰之一，是必須為GPU或ASIC的供電線路維持在0.4 V 至1 V的電壓範圍，尤其是在快速的瞬態條件下。負載瞬態通常會使所有相位下的切換節點 VX 電壓調高至 VIN，讓每個相位下的電感電流以特定的變化速率升高(1)，其中VIN 為輸入電壓，Vo 為輸出電壓，而L則為電感值。

卸載瞬態通常會造成所有相位變為低電位，電感電流下降(2)。在低輸出電壓值 VOUT < 1 V的情況下，同時假設輸入電壓為5 V或更高，從比較公式1與公式2，很容易看出卸載瞬態會導致主要問題，因為在過程中用來降低電流的電壓非常小。

Equation 1

Equation 2

此種簡單解決方法涉及了增加陶瓷輸出電容COUT的數量。然而，尺寸以及成本會使這種方式很快變得不可行。在汽車產業中，電壓調節器通常設定成在相對較高的頻率( FS)進行切換，一般都高過2 MHz。然而此種作法往往和雲端或工業應用的作法完全相反。更高的切換頻率在汽車環境是必要的，因為必須滿足電磁干擾(EMI)方面的規範。此種選擇雖然有助於降低調節器中的電感值，但仍需要進一步的改進。

在含有分立式電感的傳統降壓元件中，每個相位的電流漣波可由公式3算出，其中的工作週期 D = VOUT/VIN， VOUT是輸出電壓， VIN為輸入電壓，L 為電感值， FS 為切換頻率。

Equation 3

這裡我們以CL替換DL，其中CL有著洩漏電感 LK和互感LM，CL的電流漣波如公式4所示6。品質因數(FOM)的定義如圖公式5所示，其中的NPH為耦合相位的數量，ρ 為耦合係數(公式6)，而j為滾動指數(running index)，其定義為占空比的有效區間 (公式7)。CL參數為洩漏電感LK以及互感 LM。

Equation 4

Equation 5

Equation 6

Equation 7

在特定CL設計中，公式4與公式5中品質因數可解釋為一個額外的乘數，這個乘數代表著相較於傳統含有分立電感L的降壓元件在消除電流漣波方面的加乘效果。品質因數的定義和意義進一步概括與拓展，用來比較任何系統的電流漣波以及瞬態性能。這裡建議使用一個正規化瞬態變化率(期望是高數值) 與正規化電流漣波(期望是低數值)的比值(公式8)。瞬態變化率以及電流漣波都進行正規化，正規化過程採用了基準轉換器與分立電感的相關數值(在任何含有DL的系統會導致FOM = 1)。SRTR 與ΔIL是在選定設計或技術中的瞬態電流變化速率以及穩態的電流漣波，而SRTR_DL 與 ΔILDL 則是在基準DL設計中的相同參數。

公式8可簡化為公式9，根據的是分立電感在瞬態與穩態下的的電流變化率都是相同。透過此種方式，DL設計的任何實質參照都被完全移除，但基準比較的理念仍然得以保留。

Equation 8

Equation 9

注意使用通用的FOM定義，亦即公式9來以及從耦合電感CL，結果就等同於公式5，因此新定義具有回溯相容性，而且也可用在其他技術，亦即當電流漣波與瞬態變化率與DL公式不同時(像是TLVR9)，新定義依然適用。

CL設計與考量

這裡使用的規格為:輸入電壓VIN = 5 V; 輸出電壓 VOUT = 0.8 V; 切換頻率 FS = 2.1 MHz; 相位數 NPH= 8。一開始使用DL = 32 nH 以支援快速瞬態，每個電容佔據4.2 mm × 4.2 mm × 4.2 mm的空間。理想情況下，這些參數都可替換為8相耦合電感(CL)。然而h = 4 mm的低高度要求形成一項挑戰，因為這可能使元件過薄和過長以致變得無法製造，並且對電路板彎曲的敏感度提高。因此，CL採用4相式元件。而這也會讓配置方面有更多的彈性。因為目標是更快的瞬態，而CL會有比起始DL電容更小的漣波，最近推出的Notch CL (NCL)切口式結構能讓洩漏值 LK 最小化7,8,10 。NCL0804 設計成擁有漏感 LK~17 nH ; 總電感OCL = LM + LK= 100 nH; 相位數 NPH = 4; 相位間距為6.9 mm/phase; 高度 h = 4.0 mm 最大值 (如圖2所示)。

Figure 2. Developed NCL0804-4-R17 (h = 4 mm max).
圖2. 開發出的 NCL0804-4-R17 (高度h = 4 mm 最大值)

針對不同設計進行比較的一個好方法，是FOM性能圖10。FOM = 1的DL設計代表穩態與瞬態的電流變化率為1:1。特定尺寸下耦合電感的NCL結構會讓LM/LK最大化，因此通常會導致最高的FOM9。圖3顯示FOM比較，開發出的NCL在目標輸出電壓附近的性能高出約4.4倍。

Figure 3. FOM for the developed NCL = 4× 17 nH and theoretical NCL = 8× 17 nH as a function of the output voltage V<sub>OUT</sub> compared to the FOM of any DL (V<sub>IN</sub> = 5 V).
圖 3. FOM 圖，開發出的 NCL = 4× 17 nH ，理論 NCL = 8× 17 nH ，數值會隨著輸出電壓VOUT變化，對比任何DL 的FOM (VIN = 5 V)

對應的電流漣波比較如圖4與表1所示。在電流漣波與瞬態變化率之間的不同組合，可選用眾多DL值，但開發出的NCL其提升優勢永遠都是4.4倍。而這也對應到比起DL = 32 nH的漣波電流漣波小了2.35倍，而NCL快了 1.88倍。2.35 × 1.88約為4.4，匹配了預測的FOM = 4.4．另外也可藉由使用DL = 100 nH大幅降低電流漣波，使電流漣波比NCL小1.33倍，但NCL則會快 5.88倍，以致NCL對比任何DL會有相同的5.88/1.33約4.4倍的優勢(對於NCL FOM = 4.4)。

Figure 4. Current ripple for the developed NCL=4× 17 nH and theoretical NCL = 8× 17 nH compared to DL = 32 nH and DL = 100 nH as a function of the output voltage V<sub>OUT</sub>.
圖 4. 電流漣波，完成設計並實現的 NCL=4個17 nH電感耦合結構，對比DL = 32 nH 與 DL = 100 Nh，和輸出電壓VOUT呈函數關係
表1. 比較四相模塊的不同磁性元件
電感 高度 : mm/相對值 效率，
相對值 		電流漣波，
相對值 		瞬態，
相對值 		瞬態響應的改善/漣
波的改善 (公式9)11
NCL0804-4 4.0 最大值/1倍 可 1× 1× 4.4×
DL = 32 nH 4.4 最大值 /1.1倍 低 加大2.35倍 減慢1.9倍 1×
DL = 100 nH 6.4 最大值 /1.6倍 可 縮小1.33倍 減慢5.9倍 1×

觀察圖3所示相同NCL的理論FOM，考慮如果 NPH = 8製造可行: NCL 對比DL的效能優勢則會從4.4倍提高到5.8倍，而且在較低的 VOUT輸出電壓下相對差距會更大。

進一步展望，值得考慮為NCL採用不同的設計。其中一種是將相位安排成並行的兩排，讓磁芯維持低長寬比(長度/高度)，使其有助於簡化製造流程。在此種情境中，NCL可置於電路板的底部，直接置於GPU旁路電容的上方，而功率階段(power stages)晶片置於NCL四週。此種方式類似重直電源配送(VPD)的佈局，有潛力能改進瞬態與漣波(實質瞬態效率)之間的權衡。然而，必須注意在執行這種改變時，現有的設計與佈局會有大幅的異動。未來是否要採用此種方式，則取決於客戶的需求。

實驗結果

將 DL = 32 H 的電感替換成 NCL0804-4 就能提升效率，如圖6所示。如此的改良主要歸因於大幅減低的電流漣波(如圖4所示)，導致繞組、功率階段、以及連接線中更低的均方根電流，此外，也會帶來更低的AC交流損耗，如圖6所示。

在此同時，17 nH/phase NCL (圖 5b) 在瞬態中提供約快1.9倍的電流變化率，並在回饋迴路中普遍改進相位裕度。使用DL = 100 nH (圖5a)來減少電流漣波進而恢復效率，如圖6所示，但此類DL明顯高於允許的4 mm高度，且比已開發的NCL慢了約5.9倍。後者會大幅影響所需輸出電容的數量。結果是確認了相較於分立電感的不同取捨選項，NCL的基礎效能優勢確實符合FOM的預測。

Figure 5. The voltage regulator four-phase building block with inductor footprint that accepts (a) DL = 100 nH (h = 6.4 mm max) and (b) NCL0804-4 (h = 4.0 mm max).
圖 5. 四相電壓調節器，在電感佔用空間的限制下可選擇 (a) DL = 100 nH (高度 = 6.4 mm 最大值 ) 以及 (b) NCL0804-4 (高度= 4.0 mm最大值 )
Figure 6. Efficiency comparison of the DL = 32 nH (h = 4.4 mm), DL = 100 nH (h = 6.4 mm), and NCL = 4× 17 nH (h = 4.0 mm): 5 V to 0.8 V, four phases.
圖 6. 效率比較 DL = 32 nH (高度 = 4.4 mm)，DL = 100 nH (高度 = 6.4 mm)，NCL = 4× 17 nH (高度= 4.0 mm): 5 V 對0.8 V，4個相位

總結

總體而言，目前開發出含有NCL結構的新型耦合電感可用來針對有著極低輸出電壓以及嚴苛負載瞬態規格的應用優化效能。此種分立電感也符合汽車設計對於低高度的要求。此方面選用NCL結構的目的，是盡可能降低漏電，並實現相較於傳統分立電感選項高出4倍瞬態/漣波性能的效益。

為匹配已開發NCL的效率，需要使用1.6倍高度(DL = 100 nH)的分立電感。然而，此種替代方案的瞬態速度會低5.9倍，大幅影響輸出電容的尺寸與成本。表1列出的比較數據突顯NCL0804-4在高度、效率、電流漣波、以及瞬態響應速度等方面的優勢。

參考資訊

1 Aaron M. Schultz and Charles R. Sullivan. “Voltage Converter with Coupled Inductive Windings, and Associated Methods.” U.S. Patent 6,362,986, March 2001.

2 Jieli Li. Coupled Inductor Design in DC-DC Converters. M.S. thesis, Dartmouth College, 2002.

3 Pit-Leong Wong, Peng Xu, P. Yang, and Fred C. Lee. “Performance Improvements of Interleaving VRMs with Coupling Inductors.” IEEE Transactions on Power Electronics, Vol. 16, No. 4, July 2001.

4 Yan Dong. Investigation of Multiphase Coupled-Inductor Buck Converters in Point-of-Load Applications. Ph.D. thesis, Virginia Polytechnic Institute and State University, July 2009.

5 Alexandr Ikriannikov and Di Yao. “Addressing Core Loss in Coupled Inductors.” Electronic Design News, December 2016.

6 Alexandr Ikriannikov. “Coupled Inductor Basics and Benefits.” Analog Devices, Inc., 2021.

7 Alexandr Ikriannikov and Di Yao. “Switching Power Converter Assemblies Including Coupled Inductors, and Associated Methods.” U.S. Patent 11869695B2, November 2020.

8 Alexandr Ikriannikov. “Evolution and Comparison of Magnetics for the Multiphase DC-DC Applications.” IEEE Applied Power Electronics Conference, March 2023.

9 Amin Fard, Satya Naidu, Horthense Tamdem, and Behzad Vafakhah. “Trans-inductors Versus Discrete Inductors in Multiphase Voltage Regulators: An Analytical and Experimental Comparative Study.” IEEE Applied Power Electronics Conference, March 2023.

10 Alexandr Ikriannikov and Di Yao. “Converters with Multiphase Magnetics: TLVR vs CL and the Novel Optimized Structure.” PCIM Europe, May 2023.

11 Alexandr Ikriannikov and Brad Xiao. “Generalized FOM for Multiphase Converters with Inductors.” 2023 IEEE Energy Conversion Congress and Exposition, October 2023.