邊緣處理如何致能新一代毫米波掃瞄儀

作者：ADI 應用工程經理 Eamon Nash

介紹

在機場、公共建築、以及體育場館運行的安檢掃瞄系統中，毫米波 (mmWave) 成像已成為相關設備的重要元件。毫米波掃瞄儀優於傳統金屬探測器的原因，在於其能辨識與定位出包括金屬與非金屬材質的威脅性物品。本文闡述毫米波成像硬體元件的工作原理，並介紹一款晶片組是運用邊緣處理能力來管理龐大的資料負載，協助客戶開發人行安檢掃瞄系統。

毫米波成像的工作原理

圖1顯示毫米波掃瞄儀的工作方式。系統中包含發送器與接收器組成的陣列，對外則連接到採空間分散設置的天線陣列。這個系統的功能相當於用來量測回波損耗或S11參數的網路分析儀。在任何一個時間，陣列中的一個天線以單一頻率發射一個低功率訊號。訊號從目標反射回來並產生回波散射(下圖顯示回波是從目標的單一點反射回來，但實務上由於發射訊號是全方向性，因此回波會從目標上的多個位置點反射回來)。

回波散射的相位與振幅是由陣列中的所有接收天線進行量測。傳送與接收天線之間可進行極化，藉以減少從發射端傳出的訊號沒有抵達目標物就直接洩露到接收端的狀況。完成量測之後，相同的訊號會再從另一個發射天線傳送出去(在相同頻率工作)，完成之後再重複量測程序。

由於射頻訊號的穿透深度以及回波的反射性質都會隨著頻率而變化，因此上述的掃瞄程序通常是在一個寬廣頻段上挑選多個頻率重複進行。之後產出的向量矩陣會構成一個多維陣列(對比頻率與空間位置)，系統會以其描繪出一張圖像，用來辨識出被隱藏在衣物下的金屬與非金屬物體。

完成如此的掃瞄需要用到支援寬廣工作頻率範圍的多頻道硬體元件。10 GHz 至 40 GHz的頻率範圍就足以在典型安全掃瞄情境中分辨物體(包括衣物、背包、武器、爆裂物等)。擁有更高頻道數的系統會有更高的解析度，使其能辨識出小的物體。例如，機場的掃瞄儀必須精準到足以偵測出刮鬍刀片這類的極小物體，而公共建築與體育場館的掃瞄儀則較注重能夠偵測到武器或爆裂物等體積較大的物體，在這些應用中，通常會採用較少的頻道數。

這些系統的另一個關鍵元素就是快速切換時間。這項特性讓掃瞄系統在運行時，被掃瞄的人只需停止動作一小段時間(通常是1秒或更短)。下一代的人行安檢掃瞄系統需要更快的切換時間，讓人員完全不必停下腳步或暫停動作。

圖2顯示毫米波成像晶片組如何用來實作出完整的毫米波掃瞄儀。一個發送器(ADAR2001) 陣列是由一個敏捷頻率的中央訊源來驅動。而接收器(ADAR2004) 陣列則負責偵測反射訊號，並將其降頻轉換成低中頻，然後在低中頻狀態下由一個多通道連續時間Σ-Δ(CTSD)轉換器(AD9083)進行採樣。

發送器

如上所述，發送器包含一個大通道數的空間分散天線，每個天線由一個功率放大器驅動。ADAR2001是一個4通道發送器，直接連到天線，其輸出頻率範圍為10 GHz至40 GHz。由於要在一個大型天線陣列中分發10 GHz至 40 GHz訊號涉及諸多困難，因此這裡採用4倍倍頻器(4× multiplier)。因此在傳送器IC之前的所有管道調配(plumbing)與訊號分發都是在2.5 GHz至10 GHz頻率範圍內進行。圖3顯示ADAR2001的詳細模塊圖。

每個通道的射頻輸出功率是用個別晶片內建射頻偵測器進行監視。晶粒溫度也可用晶片內建溫度感測器加以監視。這些感測器的訊號會送入一個5:1 類比多工器(multiplexer)，該元件會將系統要的訊號傳送到晶片內建8位元類比數位轉換器。

ADF4368 PLL/VCO為傳送器網路提供刺激訊號，其輸出的訊號會再根據傳輸通道的數量分成多份。ADF4368具備+9 dBm的相對高輸出功率以及ADAR2001的最低輸入門檻(–20 dBm)，可確保在需要放大器緩衝之前，ADF4368的輸出訊號可進行多次的被動分路(passively split)。

接收器

發送出的回波由接收器拾取，接收器是由多通道混頻器的陣列和類比數位轉換器所組成。ADAR2004為一款四通道混頻器以及具有數位程式化增益放大器(DGA)的ADC驅動器。本地振盪器輸入端亦有一個內部4×倍頻器，由第二鎖相迴路驅動，PLL的輸出頻率會與無線電頻率有偏移，讓混頻器能產生實部中頻(IF)輸出。混頻器的中頻輸出會由AD9083進行採樣，AD9083是一個整合數位降頻轉換 器的16通道連續時間Σ-Δ ADC轉換器。這裡選用中頻採樣架構取代零中頻架構，以避免接收器的LO洩露造成的DC偏移，以及LO的正交分配器內出現不完美的正交平衡導致的實部/虛部(I/Q)誤差。雖然這些不完美狀況可以透過校正來緩解，但由於LO洩露與正交誤差通常會隨著頻率而變化，因此必須對每個輸入頻率進行校正。

圖4顯示ADAR2004四通道混頻器的模塊圖。LO輸入是由一個2.5 GHz至10 GHz的正弦波驅動，在倍頻器的輸出端產生10 GHz至40 GHz的訊號。倍頻器的輸出會饋送到4個混頻器，混頻器的中頻輸出的增益可以程式化。ADAR2004和ADAR2001發送器一樣也具有兩個可編程的晶片內狀態機。

多通道ADC

圖5顯示AD9083這個16通道CTSD ADC轉換器的模塊圖。ADC的輸入設計成擁有和ADAR2004 中頻輸出相同的共模電壓。這讓混頻器的輸出和ADC的輸入能直接相連。沒有AC耦合電容可確保混頻器的輸出突然切換時(像是混頻器的輸入端出現頻率步進時)不會有充電/放電瞬態。

運用一階CTSD ADC架構搭配整合單極濾波器可省掉外部濾波元件，藉此節省電路板空間。此外此種架構亦促成相較於奈斯奎特採樣率轉換器更為快速的訊號穩定時間，奈斯奎特採樣率轉換器需要高選擇性的抗混疊濾波器來消除雜訊混疊。快速穩定時間是此項應用的關鍵要求，因為ADC穩定時間必須跟上傳輸端的快速通道切換腳步。

每個ADC轉換器有一個訊號處理單元(tile)，負責對sigma-delta ADC濾除經過整形(shaped)的帶外雜訊，以及降低採樣率。每個單元含有一個串聯積分梳狀(CIC)濾波器、含有多個有限脈衝響應(FIR)抽樣濾波器(J倍數抽樣)的正交數位降頻轉換器(DDC)、或最多3個正交DDC通道結合用於數據流閘控的平均化抽樣濾波器。3個正交DDC通道能同時對最多3個頻率進行解調。後面我們會解說這樣的配置如何大幅加快掃瞄時間。

系統設定與運作

ADAR2001與ADAR2004特別設計用來在大型陣列高效率運作。此方面的設計特別強調降低佈線開銷。ADAR2001 與ADAR2004的RFIN與LO輸入埠可以在–20 dBm的功率下運作。由於用戶希望從一般LO訊源(這個案例中即是ADF4368)驅動這些輸入，此種低輸入功率靈敏度允許配置大量的被動分路之後才需要放大電路。例如，如果我們用的是淨功率損耗1 dB的Wilkinson功率分配器，那麼ADF4368的9 dBm輸出功率即可允許配置7次被動分路，並能驅動128個元件(512通道)。

用來驅動ADAR2001與ADAR2004晶片內建序列器的步進與重置針腳亦設計成能平行驅動，藉此盡量減少處理器或FPGA必須提供的GPIO數量。藉由在序列器中提供足夠的深度與複雜度，即可僅用一組步進與重置脈驅動最多16個ADAR2001元件。

在運作之前，ADAR2001與ADAR2004序列器必須進行程式化。雖然可以運用SPI指令來存取兩個元件的所有功能，但相關的延遲可能導致整體掃瞄時間變得長到無法接受。

接著我們來考慮如何針對通道式掃瞄建構一個64通道系統(64傳送器，64個接受器) – 以單一頻率運行所有傳輸通道，然後逐步提高頻率並重複掃瞄程序。

圖6顯示如何對ADAR2001元件內的狀態機進行程式化來執行此種掃瞄。這個架構的其中一項關鍵目標是從一條共用的控制電路對執行不同作業的多個元件進行排程。

注意在圖6中每個IC有65種狀態，大多數的IC設定成在大多數時間處在休眠模式(SLP)。例如，IC 1在1、2、3、4號通道進行循序傳輸時，只有在前4個狀態下才會完全啟動。在此4個狀態中，所有其他IC都處在SLP或就緒(RDY)模式。

同樣， IC 2 只在當所有其他IC處在SLP休眠或RDY就緒模式時並在狀態5至狀態8的時間才會完全啟動。以此種方式設定16個狀態機，讓其開啟週期加上偏移量相互錯開，就能以平行脈衝驅動16個元件的步進與復位線。

RDY就緒模式是一種中間狀態，用來優化切換時間與節省電力。由於大多數發送器在大部分時間處在非啟動狀態，因此SLP模式就成為壓低功耗的關鍵。但以系統角度來看，從SLP模式切換至傳輸模式所需的時間(50 ns)已屬過長，在掃瞄時可能導致延遲。RYD模式是一種中間狀態，在IC準備傳輸時可以切入此種模式。注意到在圖7中，在狀態4裡，IC 1的Channel 4在進行傳輸，IC 2切至RDY模式準備進行傳輸。在發送器從狀態4轉換至狀態5時，IC 1會從傳輸模式轉換至RDY就緒模式，而IC 2則會從RDY模式轉換至傳輸模式。如此的轉換會耗費10ns。後續的晶片通道切換(亦即IC 2從Channel 1切換至Channel 2、Channel 3、Channel 4)，切換時間要花費2 ns。對一個有1024個元素的矩陣，以0.1 GHz的步進單位從10 GHz切換至40 GHz，則整個掃瞄程序會在不到20 ms內完成。這裡假設PLL鎖定時間為50 µs。如果兩個PLL以輪流交替(ping-pong)模式運作，藉以加快達到頻率穩定狀態，則掃瞄時間可壓低到5毫秒以下。

如上所述，每個AD9083 ADC通道可存取三個正交DDC通道。表示其能同時解調3個頻率，而前提條件是所有3個頻率都處在ADC類比輸入頻寬(125 MHz)的輸出頻率範圍內。

為了在傳輸側實現這種模式，必須使用3個傳輸PLL而非原本的1個。3個傳輸頻率必須引導至不同的實體傳輸IC(ADAR2001內的倍頻器無法傳送多頻調訊號)。在掃瞄時採用的3個頻率必須始終不同，但也必須保持相互靠近。例如，如果ADAR2001元件內的某一個通道以10 GHz進行傳輸，其他兩個元件必須以10.025 GHz與10.050GHz進行傳輸，才能支援50 MHz、75 MHz、以及100 MHz的中頻輸出。此種機制需要在傳輸路徑上運用更多硬體與切換基礎設施，但好處是能將整體掃瞄時間減少3倍。

總結

包含ADAR2001四通道發送器、ADAR2004四通道接收器、AD9083 十六通道類比數位轉換器、以及ADF4368 PLL/VCO的晶片組提供更高的整合度與功能性，為實作新一代毫米波人行安檢掃瞄儀提供所需的必要元件。整合的狀態機以及晶片內的數位降頻轉換機制能大幅分擔傳統集中化處理模式的工作負荷，並轉型成智慧邊緣設備。結果是在掃瞄時，中央處理器比較不必費心去處理系統的控制作業，而其接收到的資料也已經完成解調與疏化抽樣。儘管此款晶片組是針對毫米波安全成像應用所設計，但ADAR2001 發送器與ADAR2004接收器的寬廣頻率範圍以及AD9083十六通道ADC的整合度，使得此款晶片組亦適合用於其他要求高通道密度與快速切換的應用。