AD9278

AD9278は低価格、低消費電力、小型で使い易く設計されています。この製品は、8チャンネルの、低ノイズ・プリアンプ（LNA）を伴った可変ゲイン・アンプ（VGA）、アンチエリアッシング・フィルタ（AAF）、12ビット、10MSPS～65MSPSのA/Dコンバータ（ADC）、およびプログマブルな位相ローテーションを備えたI/Q復調器で構成されています。 

各チャンネルは、45dBの可変ゲイン範囲が可能で完全差動信号パス、アクティブ入力プリアンプ・ターミネーション、最大51dBのゲインと最大65MSPSの変換レートをもつA/Dコンバータなどの特長を備えています。各チャンネルは、小型パッケージ・サイズを重要とするアプリケーションでのダイナミック性能と低消費電力化において最適化されています。 

LNAは、SPIを介して選択可能なシングルエンド-差動のゲイン段を備えています。LNAの入力ノイズ電圧は21.3dBゲインの時、標準で1.3 nV/√Hzで、最大ゲイン時でのチャンネル全体に渡る合計入力換算ノイズは1.3nV/√Hzです。15MHzのノイズ帯域幅（NBW）とLNAの21.3dBゲインを仮定した場合、入力のSNRは約88dBとなります。CWドップラー・モードでは、各LNA出力はI/Q復調器をドライブします。各復調器はそれぞれ、SPIを通して独立に16通りの設定が可能なプログラマブル位相ローテーションを備えています。 

AD9278は、完全な性能を得る動作には、LVPECL- / CMOS- / LVDS-互換のサンプル・レート・クロックを必要とします。ほとんどのアプリケーションでは、外付けのリファレンス電圧またはドライバは必要としません。 

このADCは適切なLVDSシリアル・データ・レートを得るために、サンプル・レート・クロックを自動的に逓倍します。出力上のデータをキャプチャするためのデータ・クロック（DCO±）と、新しい出力バイトを通知するためのフレーム・クロック（FCO±）トリガを備えています。 

個々のチャンネルのパワーダウン機能を使用すれば、ポータブル・アプリケーションにおいてバッテリ寿命を延ばすことができます。スタンバイ・モード・オプションはパワー・サイクルでの瞬時パワーアップを可能にします。CWドップラー動作では、VGA、AAFとADCはパワーダウンされます。TGC経路のパワーは、選択されたADC速度のパワー・モードに依存します。 

このADCは、プログラマブルなクロック、データ・アライメントおよびプログラマブル・デジタル・テスト・パターン発生器など、柔軟性を最大化しシステム・コストを最小化するような設計のための、いくつかの特長を備えています。デジタル・テスト・パターンとしては、固定パターン、擬似乱数パターンを含んでおり、カスタムのユーザー定義のテスト・パターンもシリアル・ポート・インターフェースを介して入力することも可能です。