AD9689
推荐新设计使用14位、2.0 GSPS/2.6 GSPS、JESD204B双通道模数转换器
- 产品模型
- 4
产品详情
- JESD204B(子类 1)编码串行数字输出
- 每通道支持高达16 Gbps的通道速率
- 噪声密度
- −152 dBFS/Hz(2.56 GSPS,满量程电压 = 1.7 V p-p)
- -154 dBFS/Hz(2.56 GSPS,满量程电压 = 2.0 V p-p)
- -154.2 dBFS/Hz(2.0 GSPS,满量程电压 = 1.7 V p-p)
- -155.3 dBFS/Hz(2.0 GSPS,满量程电压 = 2.0 V p-p)
- 2.56 GSPS时每通道总功耗:1.55 W(默认设置)
- SFDR(2.56 GSPS编码时)
- 73 dBFS(1.8 GHz AIN,−2.0 dBFS)
- 59 dBFS(5.53 GHz AIN,−2.0 dBFS)
- 满量程电压 = 1.1 V p-p
- SNR(2.56 GSPS编码时)
- 59.7 dBFS(1.8 GHzA IN,−2.0 dBFS)
- 53.0 dBFS(5.53 GHzA IN,−2.0 dBFS)
- 满量程电压 = 1.1 V p-p
- SFDR(2.0 GSPS编码时)
- 78dBFS(900 MHz AIN,−2.0 dBFS)
- 62 dBFS(5.53 GHz AIN,−2.0 dBFS)
- 满量程电压 = 1.1 V p-p
- SNR(2.0 GSPS编码时)
- 62.7dBFS(900 MHz AIN,−2.0 dBFS)
- 53.1 dBFS(5.5 GHz AIN,−2.0 dBFS)
- 满量程电压 = 1.1 V p-p
- 0.975 V、1.9 V 和 2.5 V 直流电源供电
- 模拟输入全功率带宽:9 GHz (−3 dB)
- 幅度检测位支持实现高效AGC
- 可编程FIR滤波器,用于模拟通道损耗平衡
- 每通道集成2个宽带数字处理器
- 48 位 NCO
- 可编程抽取率
- 相位相干NCO开关
- 最多提供4个通道
- 串行端口控制
- 支持 100 MHz SPI 写入和 50 MHz SPI 读取
- 具有2和4分频选项的整数时钟
- 灵活的 JESD204B 线配置
- 片内扰动
AD9689是一款双通道、14位、2.0 GSPS/2.6 GSPS模数转换器(ADC)。该器件内置片内缓冲器和采样保持电路,专门针对低功耗、小尺寸和易用性而设计。该产品设计支持通信应用,能够实现高达5 GHz的宽带宽模拟信号直接采样。ADC输入的−3 dB带宽为9 GHz。AD9689针对宽输入带宽、高采样速率、出色的线性度和小封装低功耗而优化。
这款双通道ADC内核采用多级、差分流水线架构,并集成了输出纠错逻辑。每个ADC均具有宽带宽输入,支持用户可选的各种输入范围。集成基准电压源可简化设计考量。模拟输入和时钟信号均为差分输入信号。ADC数据输出通过纵横多路复用器内部连接到四个数字下变频器(DDC)。各DDC由多个级联信号处理级组成:48位频率转换器(数控振荡器(NCO))和抽取率。NCO可以选择通用输入/输出(GPIO)引脚范围内的预设频带,支持选择最多三个频带。AD9689的DDC工作模式可通过SPI可编程配置文件选择。
除了DDC模块,AD9689还具备其他功能,能够简化通信接收器的自动增益控制(AGC)功能。利用ADC的寄存器0x0245中的快速检测控制位,可编程阈值检测器可以监控输入信号功率。如果输入信号电平超过可编程阈值,快速检测指示器就会变为高电平。由于该阈值指示器的延迟极短,因此用户能够快速调低系统增益,从而避免ADC输入端出现超量程现象。除了快速检测输出外,AD9689还具有信号监控能力。信号监控模块可提供ADC进行数字化处理信号的其它信息。
用户可将JESD204B子类1的高速串行输出设置为各种单通道、双通道、四通道和八通道配置,具体取决于接收逻辑器件的DDC配置和可接受通道速率。SYSREF±和SYNCINB±输入引脚支持多器件同步。
AD9689具有灵活的关断选项,在需要时可以大幅降低功耗。所有这些特性均可通过三线式串行端口接口(SPI)进行编程。
AD9689采用196引脚无铅BGA封装,额定温度范围为−40°C至+85°C环境温度范围。该产品受美国专利保护。
请注意,在整篇数据手册中,多功能引脚(如FD_A/GPIO_A0)由整个引脚名称或引脚的单个功能表示;例如FD_A即表示仅与此功能相关。
产品聚焦
- 9 GHz的宽输入−3 dB带宽支持约5 GHz的直接射频(RF)信号采样。
- 四个集成式、宽带抽取滤波器和NCO模块支持多频段接收器。
- 快速NCO开关通过GPIO引脚使能。
- SPI控制各种产品特性和功能,满足特定系统要求。
- 可编程快速超量程检测和信号监控。
- 用于系统热管理的片内温度二极管。
- 12 mm × 12 mm、196引脚BGA封装。
- 引脚、封装、功能和存储器映射兼容AD9208 14位、3.0 GSPS、JESD204B双通道ADC。
应用
- 分集多频段和多模数字接收器
- 3G/4G、TD-SCDMA、W-CDMA和GSM、LTE、LTE-A
- 电子测试与测量系统
- 相控阵雷达和电子战
- DOCSIS 3.0 CMTS上游接收路径
- HFC数字反向路径接收器
参考资料
数据手册 1
技术文章 2
信息 1
视频 2
3rd Party Solutions 3
器件驱动器 1
FPGA 互操作性报告 2
模拟对话 2
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号,脚注和 3D模型 |
---|---|---|---|
AD9689BBPZ-2000 | 196-Ball BGA (12mm x 12mm x 1.42mm w/ EP) | ||
AD9689BBPZ-2600 | 196-Ball BGA (12mm x 12mm x 1.42mm w/ EP) | ||
AD9689BBPZRL-2000 | 196-Ball BGA (12mm x 12mm x 1.42mm w/ EP) | ||
AD9689BBPZRL-2600 | 196-Ball BGA (12mm x 12mm x 1.42mm w/ EP) |
这是最新版本的数据手册
软件资源
器件驱动器 1
Evaluation Software 1
JESD204x Frame Mapping Table Generator
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
找不到您所需的软件或驱动?
硬件生态系统
部分模型 | 产品周期 | 描述 |
---|---|---|
时钟产生器件 3 | ||
HMC7044 | 推荐新设计使用 | 带JESD204B接口的高性能、3.2 GHz、14路输出抖动衰减器 |
LTC6952 | 最后购买期限 | 具有 11 个输出并支持 JESD204B / JESD204C 协议的超低抖动、4.5GHz PLL |
LTC6951 | 最后购买期限 | 具集成型 VCO 的超低抖动、多输出时钟合成器 |
时钟分配器件 3 | ||
LTC6955 | 最后购买期限 | 超低抖动 7.5GHz 11 输出扇出缓冲器系列 |
LTC6953 | 最后购买期限 | 具有 11 个输出并支持 JESD204B/JESD204C 协议的超低抖动、4.5GHz 时钟分配器 |
HMC7043 | 推荐新设计使用 |
高性能、3.2 GHz、14输出扇出缓冲器 |
工具及仿真模型
IBIS 模型 1
AD9208/AD9689/AD9694/AD9695 AMI Model
打开工具设计工具 1
ADC Companion Transport Layer RTL Code Generator Tool
This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
打开工具ADIsimRF
ADIsimRF是一款简单易用的RF信号链计算工具。可以计算和导出多达50级的信号链级联增益、噪声、失真和功耗并绘制其曲线。ADIsimRF还包括丰富的ADI射频和混合信号元件的器件模型数据库。
打开工具S-参数 1
LTspice®是一款强大高效的免费仿真软件、原理图采集和波形观测器,为改善模拟电路的仿真提供增强功能和模型。
评估套件
最新评论
需要发起讨论吗? 没有关于 ad9689的相关讨论?是否需要发起讨论?
在EngineerZone®上发起讨论